diff options
| author | Ilya Tocar <ilya.tocar@intel.com> | 2015-04-06 19:33:01 +0300 |
|---|---|---|
| committer | Ilya Tocar <ilya.tocar@intel.com> | 2015-04-06 19:33:01 +0300 |
| commit | bf890a93a7c46f63fc0595189cf2b388e9a29316 (patch) | |
| tree | 7dca861a2a26fb47199cd2c7bc96d813d2915a38 /opcodes | |
| parent | 4aa90cc007ff1e7c6525b3f5e573e3a4242091fa (diff) | |
| download | gdb-bf890a93a7c46f63fc0595189cf2b388e9a29316.zip gdb-bf890a93a7c46f63fc0595189cf2b388e9a29316.tar.gz gdb-bf890a93a7c46f63fc0595189cf2b388e9a29316.tar.bz2 | |
x86: Use individual prefix control for each opcode.
2015-04-06 Ilya Tocar <ilya.tocar@intel.com>
H.J. Lu <hongjiu.lu@intel.com>
* i386-dis-evex.h (evex_table): Fill prefix_requirement field.
* i386-dis.c (PREFIX_MANDATORY_REPZ, PREFIX_MANDATORY_REPNZ,
PREFIX_MANDATORY_DATA, PREFIX_MANDATORY_ADDR, PREFIX_MANDATORY_LOCK,
PREFIX_UD_SHIFT, PREFIX_UD_REPZ, REFIX_UD_REPNZ, PREFIX_UD_DATA,
PREFIX_UD_ADDR, PREFIX_UD_LOCK, PREFIX_OPTIONAL, PREFIX_MANDATORY):
Define.
(Bad_Opcode, FLOAT, DIS386, DIS386_PREFIX, THREE_BYTE_TABLE_PREFIX):
Fill prefix_requirement field.
(struct dis386): Add prefix_requirement field.
(dis386): Fill prefix_requirement field.
(dis386_twobyte): Ditto.
(twobyte_has_mandatory_prefix_: Remove.
(reg_table): Fill prefix_requirement field.
(prefix_table): Ditto.
(x86_64_table): Ditto.
(three_byte_table): Ditto.
(xop_table): Ditto.
(vex_table): Ditto.
(vex_len_table): Ditto.
(vex_w_table): Ditto.
(mod_table): Ditto.
(bad_opcode): Ditto.
(print_insn): Use prefix_requirement.
(FGRPd9_2, FGRPd9_4, FGRPd9_5, FGRPd9_6, FGRPd9_7, FGRPda_5, FGRPdb_4,
FGRPde_3, FGRPdf_4): Fill prefix_requirement field.
(float_reg): Ditto.
Diffstat (limited to 'opcodes')
| -rw-r--r-- | opcodes/ChangeLog | 29 | ||||
| -rw-r--r-- | opcodes/i386-dis-evex.h | 944 | ||||
| -rw-r--r-- | opcodes/i386-dis.c | 2882 |
3 files changed, 1941 insertions, 1914 deletions
diff --git a/opcodes/ChangeLog b/opcodes/ChangeLog index efac707..832e843 100644 --- a/opcodes/ChangeLog +++ b/opcodes/ChangeLog @@ -1,3 +1,32 @@ +2015-04-06 Ilya Tocar <ilya.tocar@intel.com> + H.J. Lu <hongjiu.lu@intel.com> + + * i386-dis-evex.h (evex_table): Fill prefix_requirement field. + * i386-dis.c (PREFIX_MANDATORY_REPZ, PREFIX_MANDATORY_REPNZ, + PREFIX_MANDATORY_DATA, PREFIX_MANDATORY_ADDR, PREFIX_MANDATORY_LOCK, + PREFIX_UD_SHIFT, PREFIX_UD_REPZ, REFIX_UD_REPNZ, PREFIX_UD_DATA, + PREFIX_UD_ADDR, PREFIX_UD_LOCK, PREFIX_MANDATORY): Define. + (Bad_Opcode, FLOAT, DIS386, DIS386_PREFIX, THREE_BYTE_TABLE_PREFIX): + Fill prefix_requirement field. + (struct dis386): Add prefix_requirement field. + (dis386): Fill prefix_requirement field. + (dis386_twobyte): Ditto. + (twobyte_has_mandatory_prefix_: Remove. + (reg_table): Fill prefix_requirement field. + (prefix_table): Ditto. + (x86_64_table): Ditto. + (three_byte_table): Ditto. + (xop_table): Ditto. + (vex_table): Ditto. + (vex_len_table): Ditto. + (vex_w_table): Ditto. + (mod_table): Ditto. + (bad_opcode): Ditto. + (print_insn): Use prefix_requirement. + (FGRPd9_2, FGRPd9_4, FGRPd9_5, FGRPd9_6, FGRPd9_7, FGRPda_5, FGRPdb_4, + FGRPde_3, FGRPdf_4): Fill prefix_requirement field. + (float_reg): Ditto. + 2015-03-30 Mike Frysinger <vapier@gentoo.org> * d10v-opc.c (d10v_reg_name_cnt): Convert old style prototype. diff --git a/opcodes/i386-dis-evex.h b/opcodes/i386-dis-evex.h index 383c213..14426b0 100644 --- a/opcodes/i386-dis-evex.h +++ b/opcodes/i386-dis-evex.h @@ -1011,16 +1011,16 @@ static const struct dis386 evex_table[][256] = { /* PREFIX_EVEX_0F2C */ { { Bad_Opcode }, - { "vcvttss2si", { Gdq, EXxmm_md, EXxEVexS } }, + { "vcvttss2si", { Gdq, EXxmm_md, EXxEVexS }, 0 }, { Bad_Opcode }, - { "vcvttsd2si", { Gdq, EXxmm_mq, EXxEVexS } }, + { "vcvttsd2si", { Gdq, EXxmm_mq, EXxEVexS }, 0 }, }, /* PREFIX_EVEX_0F2D */ { { Bad_Opcode }, - { "vcvtss2si", { Gdq, EXxmm_md, EXxEVexR } }, + { "vcvtss2si", { Gdq, EXxmm_md, EXxEVexR }, 0 }, { Bad_Opcode }, - { "vcvtsd2si", { Gdq, EXxmm_mq, EXxEVexR } }, + { "vcvtsd2si", { Gdq, EXxmm_mq, EXxEVexR }, 0 }, }, /* PREFIX_EVEX_0F2E */ { @@ -1124,13 +1124,13 @@ static const struct dis386 evex_table[][256] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vpunpcklbw", { XM, Vex, EXx } }, + { "vpunpcklbw", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0F61 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpunpcklwd", { XM, Vex, EXx } }, + { "vpunpcklwd", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0F62 */ { @@ -1142,19 +1142,19 @@ static const struct dis386 evex_table[][256] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vpacksswb", { XM, Vex, EXx } }, + { "vpacksswb", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0F64 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpcmpgtb", { XMask, Vex, EXx } }, + { "vpcmpgtb", { XMask, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0F65 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpcmpgtw", { XMask, Vex, EXx } }, + { "vpcmpgtw", { XMask, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0F66 */ { @@ -1166,19 +1166,19 @@ static const struct dis386 evex_table[][256] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vpackuswb", { XM, Vex, EXx } }, + { "vpackuswb", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0F68 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpunpckhbw", { XM, Vex, EXx } }, + { "vpunpckhbw", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0F69 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpunpckhwd", { XM, Vex, EXx } }, + { "vpunpckhwd", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0F6A */ { @@ -1220,39 +1220,39 @@ static const struct dis386 evex_table[][256] = { /* PREFIX_EVEX_0F70 */ { { Bad_Opcode }, - { "vpshufhw", { XM, EXx, Ib } }, + { "vpshufhw", { XM, EXx, Ib }, 0 }, { VEX_W_TABLE (EVEX_W_0F70_P_2) }, - { "vpshuflw", { XM, EXx, Ib } }, + { "vpshuflw", { XM, EXx, Ib }, 0 }, }, /* PREFIX_EVEX_0F71_REG_2 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpsrlw", { Vex, EXx, Ib } }, + { "vpsrlw", { Vex, EXx, Ib }, 0 }, }, /* PREFIX_EVEX_0F71_REG_4 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpsraw", { Vex, EXx, Ib } }, + { "vpsraw", { Vex, EXx, Ib }, 0 }, }, /* PREFIX_EVEX_0F71_REG_6 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpsllw", { Vex, EXx, Ib } }, + { "vpsllw", { Vex, EXx, Ib }, 0 }, }, /* PREFIX_EVEX_0F72_REG_0 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpror%LW", { Vex, EXx, Ib } }, + { "vpror%LW", { Vex, EXx, Ib }, 0 }, }, /* PREFIX_EVEX_0F72_REG_1 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vprol%LW", { Vex, EXx, Ib } }, + { "vprol%LW", { Vex, EXx, Ib }, 0 }, }, /* PREFIX_EVEX_0F72_REG_2 */ { @@ -1264,7 +1264,7 @@ static const struct dis386 evex_table[][256] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vpsra%LW", { Vex, EXx, Ib } }, + { "vpsra%LW", { Vex, EXx, Ib }, 0 }, }, /* PREFIX_EVEX_0F72_REG_6 */ { @@ -1282,7 +1282,7 @@ static const struct dis386 evex_table[][256] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vpsrldq", { Vex, EXx, Ib } }, + { "vpsrldq", { Vex, EXx, Ib }, 0 }, }, /* PREFIX_EVEX_0F73_REG_6 */ { @@ -1294,19 +1294,19 @@ static const struct dis386 evex_table[][256] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vpslldq", { Vex, EXx, Ib } }, + { "vpslldq", { Vex, EXx, Ib }, 0 }, }, /* PREFIX_EVEX_0F74 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpcmpeqb", { XMask, Vex, EXx } }, + { "vpcmpeqb", { XMask, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0F75 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpcmpeqw", { XMask, Vex, EXx } }, + { "vpcmpeqw", { XMask, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0F76 */ { @@ -1317,16 +1317,16 @@ static const struct dis386 evex_table[][256] = { /* PREFIX_EVEX_0F78 */ { { VEX_W_TABLE (EVEX_W_0F78_P_0) }, - { "vcvttss2usi", { Gdq, EXxmm_md, EXxEVexS } }, + { "vcvttss2usi", { Gdq, EXxmm_md, EXxEVexS }, 0 }, { VEX_W_TABLE (EVEX_W_0F78_P_2) }, - { "vcvttsd2usi", { Gdq, EXxmm_mq, EXxEVexS } }, + { "vcvttsd2usi", { Gdq, EXxmm_mq, EXxEVexS }, 0 }, }, /* PREFIX_EVEX_0F79 */ { { VEX_W_TABLE (EVEX_W_0F79_P_0) }, - { "vcvtss2usi", { Gdq, EXxmm_md, EXxEVexR } }, + { "vcvtss2usi", { Gdq, EXxmm_md, EXxEVexR }, 0 }, { VEX_W_TABLE (EVEX_W_0F79_P_2) }, - { "vcvtsd2usi", { Gdq, EXxmm_mq, EXxEVexR } }, + { "vcvtsd2usi", { Gdq, EXxmm_mq, EXxEVexR }, 0 }, }, /* PREFIX_EVEX_0F7A */ { @@ -1366,13 +1366,13 @@ static const struct dis386 evex_table[][256] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vpinsrw", { XM, Vex128, Edw, Ib } }, + { "vpinsrw", { XM, Vex128, Edw, Ib }, 0 }, }, /* PREFIX_EVEX_0FC5 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpextrw", { Gdq, XS, Ib } }, + { "vpextrw", { Gdq, XS, Ib }, 0 }, }, /* PREFIX_EVEX_0FC6 */ { @@ -1384,7 +1384,7 @@ static const struct dis386 evex_table[][256] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vpsrlw", { XM, Vex, EXxmm } }, + { "vpsrlw", { XM, Vex, EXxmm }, 0 }, }, /* PREFIX_EVEX_0FD2 */ { @@ -1408,7 +1408,7 @@ static const struct dis386 evex_table[][256] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vpmullw", { XM, Vex, EXx } }, + { "vpmullw", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0FD6 */ { @@ -1420,85 +1420,85 @@ static const struct dis386 evex_table[][256] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vpsubusb", { XM, Vex, EXx } }, + { "vpsubusb", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0FD9 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpsubusw", { XM, Vex, EXx } }, + { "vpsubusw", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0FDA */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpminub", { XM, Vex, EXx } }, + { "vpminub", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0FDB */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpand%LW", { XM, Vex, EXx } }, + { "vpand%LW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0FDC */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpaddusb", { XM, Vex, EXx } }, + { "vpaddusb", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0FDD */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpaddusw", { XM, Vex, EXx } }, + { "vpaddusw", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0FDE */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpmaxub", { XM, Vex, EXx } }, + { "vpmaxub", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0FDF */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpandn%LW", { XM, Vex, EXx } }, + { "vpandn%LW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0FE0 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpavgb", { XM, Vex, EXx } }, + { "vpavgb", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0FE1 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpsraw", { XM, Vex, EXxmm } }, + { "vpsraw", { XM, Vex, EXxmm }, 0 }, }, /* PREFIX_EVEX_0FE2 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpsra%LW", { XM, Vex, EXxmm } }, + { "vpsra%LW", { XM, Vex, EXxmm }, 0 }, }, /* PREFIX_EVEX_0FE3 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpavgw", { XM, Vex, EXx } }, + { "vpavgw", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0FE4 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpmulhuw", { XM, Vex, EXx } }, + { "vpmulhuw", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0FE5 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpmulhw", { XM, Vex, EXx } }, + { "vpmulhw", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0FE6 */ { @@ -1517,55 +1517,55 @@ static const struct dis386 evex_table[][256] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vpsubsb", { XM, Vex, EXx } }, + { "vpsubsb", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0FE9 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpsubsw", { XM, Vex, EXx } }, + { "vpsubsw", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0FEA */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpminsw", { XM, Vex, EXx } }, + { "vpminsw", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0FEB */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpor%LW", { XM, Vex, EXx } }, + { "vpor%LW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0FEC */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpaddsb", { XM, Vex, EXx } }, + { "vpaddsb", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0FED */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpaddsw", { XM, Vex, EXx } }, + { "vpaddsw", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0FEE */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpmaxsw", { XM, Vex, EXx } }, + { "vpmaxsw", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0FEF */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpxor%LW", { XM, Vex, EXx } }, + { "vpxor%LW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0FF1 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpsllw", { XM, Vex, EXxmm } }, + { "vpsllw", { XM, Vex, EXxmm }, 0 }, }, /* PREFIX_EVEX_0FF2 */ { @@ -1589,25 +1589,25 @@ static const struct dis386 evex_table[][256] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vpmaddwd", { XM, Vex, EXx } }, + { "vpmaddwd", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0FF6 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpsadbw", { XM, Vex, EXx } }, + { "vpsadbw", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0FF8 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpsubb", { XM, Vex, EXx } }, + { "vpsubb", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0FF9 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpsubw", { XM, Vex, EXx } }, + { "vpsubw", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0FFA */ { @@ -1625,13 +1625,13 @@ static const struct dis386 evex_table[][256] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vpaddb", { XM, Vex, EXx } }, + { "vpaddb", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0FFD */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpaddw", { XM, Vex, EXx } }, + { "vpaddw", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0FFE */ { @@ -1643,19 +1643,19 @@ static const struct dis386 evex_table[][256] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vpshufb", { XM, Vex, EXx } }, + { "vpshufb", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0F3804 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpmaddubsw", { XM, Vex, EXx } }, + { "vpmaddubsw", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0F380B */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpmulhrsw", { XM, Vex, EXx } }, + { "vpmulhrsw", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0F380C */ { @@ -1697,19 +1697,19 @@ static const struct dis386 evex_table[][256] = { { { Bad_Opcode }, { VEX_W_TABLE (EVEX_W_0F3814_P_1) }, - { "vprorv%LW", { XM, Vex, EXx } }, + { "vprorv%LW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0F3815 */ { { Bad_Opcode }, { VEX_W_TABLE (EVEX_W_0F3815_P_1) }, - { "vprolv%LW", { XM, Vex, EXx } }, + { "vprolv%LW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0F3816 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpermp%XW", { XM, Vex, EXx } }, + { "vpermp%XW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0F3818 */ { @@ -1739,13 +1739,13 @@ static const struct dis386 evex_table[][256] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vpabsb", { XM, EXx } }, + { "vpabsb", { XM, EXx }, 0 }, }, /* PREFIX_EVEX_0F381D */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpabsw", { XM, EXx } }, + { "vpabsw", { XM, EXx }, 0 }, }, /* PREFIX_EVEX_0F381E */ { @@ -1763,31 +1763,31 @@ static const struct dis386 evex_table[][256] = { { { Bad_Opcode }, { VEX_W_TABLE (EVEX_W_0F3820_P_1) }, - { "vpmovsxbw", { XM, EXxmmq } }, + { "vpmovsxbw", { XM, EXxmmq }, 0 }, }, /* PREFIX_EVEX_0F3821 */ { { Bad_Opcode }, { VEX_W_TABLE (EVEX_W_0F3821_P_1) }, - { "vpmovsxbd", { XM, EXxmmqd } }, + { "vpmovsxbd", { XM, EXxmmqd }, 0 }, }, /* PREFIX_EVEX_0F3822 */ { { Bad_Opcode }, { VEX_W_TABLE (EVEX_W_0F3822_P_1) }, - { "vpmovsxbq", { XM, EXxmmdw } }, + { "vpmovsxbq", { XM, EXxmmdw }, 0 }, }, /* PREFIX_EVEX_0F3823 */ { { Bad_Opcode }, { VEX_W_TABLE (EVEX_W_0F3823_P_1) }, - { "vpmovsxwd", { XM, EXxmmq } }, + { "vpmovsxwd", { XM, EXxmmq }, 0 }, }, /* PREFIX_EVEX_0F3824 */ { { Bad_Opcode }, { VEX_W_TABLE (EVEX_W_0F3824_P_1) }, - { "vpmovsxwq", { XM, EXxmmqd } }, + { "vpmovsxwq", { XM, EXxmmqd }, 0 }, }, /* PREFIX_EVEX_0F3825 */ { @@ -1804,8 +1804,8 @@ static const struct dis386 evex_table[][256] = { /* PREFIX_EVEX_0F3827 */ { { Bad_Opcode }, - { "vptestnm%LW", { XMask, Vex, EXx } }, - { "vptestm%LW", { XMask, Vex, EXx } }, + { "vptestnm%LW", { XMask, Vex, EXx }, 0 }, + { "vptestm%LW", { XMask, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0F3828 */ { @@ -1835,43 +1835,43 @@ static const struct dis386 evex_table[][256] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vscalefp%XW", { XM, Vex, EXx, EXxEVexR } }, + { "vscalefp%XW", { XM, Vex, EXx, EXxEVexR }, 0 }, }, /* PREFIX_EVEX_0F382D */ { { Bad_Opcode }, { Bad_Opcode }, - { "vscalefs%XW", { XMScalar, VexScalar, EXxmm_mdq, EXxEVexR } }, + { "vscalefs%XW", { XMScalar, VexScalar, EXxmm_mdq, EXxEVexR }, 0 }, }, /* PREFIX_EVEX_0F3830 */ { { Bad_Opcode }, { VEX_W_TABLE (EVEX_W_0F3830_P_1) }, - { "vpmovzxbw", { XM, EXxmmq } }, + { "vpmovzxbw", { XM, EXxmmq }, 0 }, }, /* PREFIX_EVEX_0F3831 */ { { Bad_Opcode }, { VEX_W_TABLE (EVEX_W_0F3831_P_1) }, - { "vpmovzxbd", { XM, EXxmmqd } }, + { "vpmovzxbd", { XM, EXxmmqd }, 0 }, }, /* PREFIX_EVEX_0F3832 */ { { Bad_Opcode }, { VEX_W_TABLE (EVEX_W_0F3832_P_1) }, - { "vpmovzxbq", { XM, EXxmmdw } }, + { "vpmovzxbq", { XM, EXxmmdw }, 0 }, }, /* PREFIX_EVEX_0F3833 */ { { Bad_Opcode }, { VEX_W_TABLE (EVEX_W_0F3833_P_1) }, - { "vpmovzxwd", { XM, EXxmmq } }, + { "vpmovzxwd", { XM, EXxmmq }, 0 }, }, /* PREFIX_EVEX_0F3834 */ { { Bad_Opcode }, { VEX_W_TABLE (EVEX_W_0F3834_P_1) }, - { "vpmovzxwq", { XM, EXxmmqd } }, + { "vpmovzxwq", { XM, EXxmmqd }, 0 }, }, /* PREFIX_EVEX_0F3835 */ { @@ -1883,7 +1883,7 @@ static const struct dis386 evex_table[][256] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vperm%LW", { XM, Vex, EXx } }, + { "vperm%LW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0F3837 */ { @@ -1895,49 +1895,49 @@ static const struct dis386 evex_table[][256] = { { { Bad_Opcode }, { VEX_W_TABLE (EVEX_W_0F3838_P_1) }, - { "vpminsb", { XM, Vex, EXx } }, + { "vpminsb", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0F3839 */ { { Bad_Opcode }, { VEX_W_TABLE (EVEX_W_0F3839_P_1) }, - { "vpmins%LW", { XM, Vex, EXx } }, + { "vpmins%LW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0F383A */ { { Bad_Opcode }, { VEX_W_TABLE (EVEX_W_0F383A_P_1) }, - { "vpminuw", { XM, Vex, EXx } }, + { "vpminuw", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0F383B */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpminu%LW", { XM, Vex, EXx } }, + { "vpminu%LW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0F383C */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpmaxsb", { XM, Vex, EXx } }, + { "vpmaxsb", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0F383D */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpmaxs%LW", { XM, Vex, EXx } }, + { "vpmaxs%LW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0F383E */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpmaxuw", { XM, Vex, EXx } }, + { "vpmaxuw", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0F383F */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpmaxu%LW", { XM, Vex, EXx } }, + { "vpmaxu%LW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0F3840 */ { @@ -1949,61 +1949,61 @@ static const struct dis386 evex_table[][256] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vgetexpp%XW", { XM, EXx, EXxEVexS } }, + { "vgetexpp%XW", { XM, EXx, EXxEVexS }, 0 }, }, /* PREFIX_EVEX_0F3843 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vgetexps%XW", { XMScalar, VexScalar, EXxmm_mdq, EXxEVexS } }, + { "vgetexps%XW", { XMScalar, VexScalar, EXxmm_mdq, EXxEVexS }, 0 }, }, /* PREFIX_EVEX_0F3844 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vplzcnt%LW", { XM, EXx } }, + { "vplzcnt%LW", { XM, EXx }, 0 }, }, /* PREFIX_EVEX_0F3845 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpsrlv%LW", { XM, Vex, EXx } }, + { "vpsrlv%LW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0F3846 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpsrav%LW", { XM, Vex, EXx } }, + { "vpsrav%LW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0F3847 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpsllv%LW", { XM, Vex, EXx } }, + { "vpsllv%LW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0F384C */ { { Bad_Opcode }, { Bad_Opcode }, - { "vrcp14p%XW", { XM, EXx } }, + { "vrcp14p%XW", { XM, EXx }, 0 }, }, /* PREFIX_EVEX_0F384D */ { { Bad_Opcode }, { Bad_Opcode }, - { "vrcp14s%XW", { XMScalar, VexScalar, EXxmm_mdq } }, + { "vrcp14s%XW", { XMScalar, VexScalar, EXxmm_mdq }, 0 }, }, /* PREFIX_EVEX_0F384E */ { { Bad_Opcode }, { Bad_Opcode }, - { "vrsqrt14p%XW", { XM, EXx } }, + { "vrsqrt14p%XW", { XM, EXx }, 0 }, }, /* PREFIX_EVEX_0F384F */ { { Bad_Opcode }, { Bad_Opcode }, - { "vrsqrt14s%XW", { XMScalar, VexScalar, EXxmm_mdq } }, + { "vrsqrt14s%XW", { XMScalar, VexScalar, EXxmm_mdq }, 0 }, }, /* PREFIX_EVEX_0F3858 */ { @@ -2033,13 +2033,13 @@ static const struct dis386 evex_table[][256] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vpblendm%LW", { XM, Vex, EXx } }, + { "vpblendm%LW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0F3865 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vblendmp%XW", { XM, Vex, EXx } }, + { "vblendmp%XW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0F3866 */ { @@ -2057,13 +2057,13 @@ static const struct dis386 evex_table[][256] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vpermi2%LW", { XM, Vex, EXx } }, + { "vpermi2%LW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0F3877 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpermi2p%XW", { XM, Vex, EXx } }, + { "vpermi2p%XW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0F3878 */ { @@ -2093,7 +2093,7 @@ static const struct dis386 evex_table[][256] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vpbroadcast%LW", { XM, Rdq } }, + { "vpbroadcast%LW", { XM, Rdq }, 0 }, }, /* PREFIX_EVEX_0F387D */ { @@ -2105,13 +2105,13 @@ static const struct dis386 evex_table[][256] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vpermt2%LW", { XM, Vex, EXx } }, + { "vpermt2%LW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0F387F */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpermt2p%XW", { XM, Vex, EXx } }, + { "vpermt2p%XW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0F3883 */ { @@ -2123,25 +2123,25 @@ static const struct dis386 evex_table[][256] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vexpandp%XW", { XM, EXEvexXGscat } }, + { "vexpandp%XW", { XM, EXEvexXGscat }, 0 }, }, /* PREFIX_EVEX_0F3889 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpexpand%LW", { XM, EXEvexXGscat } }, + { "vpexpand%LW", { XM, EXEvexXGscat }, 0 }, }, /* PREFIX_EVEX_0F388A */ { { Bad_Opcode }, { Bad_Opcode }, - { "vcompressp%XW", { EXEvexXGscat, XM } }, + { "vcompressp%XW", { EXEvexXGscat, XM }, 0 }, }, /* PREFIX_EVEX_0F388B */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpcompress%LW", { EXEvexXGscat, XM } }, + { "vpcompress%LW", { EXEvexXGscat, XM }, 0 }, }, /* PREFIX_EVEX_0F388D */ { @@ -2153,7 +2153,7 @@ static const struct dis386 evex_table[][256] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vpgatherd%LW", { XM, MVexVSIBDWpX } }, + { "vpgatherd%LW", { XM, MVexVSIBDWpX }, 0 }, }, /* PREFIX_EVEX_0F3891 */ { @@ -2165,7 +2165,7 @@ static const struct dis386 evex_table[][256] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vgatherdp%XW", { XM, MVexVSIBDWpX} }, + { "vgatherdp%XW", { XM, MVexVSIBDWpX}, 0 }, }, /* PREFIX_EVEX_0F3893 */ { @@ -2177,67 +2177,67 @@ static const struct dis386 evex_table[][256] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vfmaddsub132p%XW", { XM, Vex, EXx, EXxEVexR } }, + { "vfmaddsub132p%XW", { XM, Vex, EXx, EXxEVexR }, 0 }, }, /* PREFIX_EVEX_0F3897 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfmsubadd132p%XW", { XM, Vex, EXx, EXxEVexR } }, + { "vfmsubadd132p%XW", { XM, Vex, EXx, EXxEVexR }, 0 }, }, /* PREFIX_EVEX_0F3898 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfmadd132p%XW", { XM, Vex, EXx, EXxEVexR } }, + { "vfmadd132p%XW", { XM, Vex, EXx, EXxEVexR }, 0 }, }, /* PREFIX_EVEX_0F3899 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfmadd132s%XW", { XMScalar, VexScalar, EXxmm_mdq, EXxEVexR } }, + { "vfmadd132s%XW", { XMScalar, VexScalar, EXxmm_mdq, EXxEVexR }, 0 }, }, /* PREFIX_EVEX_0F389A */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfmsub132p%XW", { XM, Vex, EXx, EXxEVexR } }, + { "vfmsub132p%XW", { XM, Vex, EXx, EXxEVexR }, 0 }, }, /* PREFIX_EVEX_0F389B */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfmsub132s%XW", { XMScalar, VexScalar, EXxmm_mdq, EXxEVexR } }, + { "vfmsub132s%XW", { XMScalar, VexScalar, EXxmm_mdq, EXxEVexR }, 0 }, }, /* PREFIX_EVEX_0F389C */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfnmadd132p%XW", { XM, Vex, EXx, EXxEVexR } }, + { "vfnmadd132p%XW", { XM, Vex, EXx, EXxEVexR }, 0 }, }, /* PREFIX_EVEX_0F389D */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfnmadd132s%XW", { XMScalar, VexScalar, EXxmm_mdq, EXxEVexR } }, + { "vfnmadd132s%XW", { XMScalar, VexScalar, EXxmm_mdq, EXxEVexR }, 0 }, }, /* PREFIX_EVEX_0F389E */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfnmsub132p%XW", { XM, Vex, EXx, EXxEVexR } }, + { "vfnmsub132p%XW", { XM, Vex, EXx, EXxEVexR }, 0 }, }, /* PREFIX_EVEX_0F389F */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfnmsub132s%XW", { XMScalar, VexScalar, EXxmm_mdq, EXxEVexR } }, + { "vfnmsub132s%XW", { XMScalar, VexScalar, EXxmm_mdq, EXxEVexR }, 0 }, }, /* PREFIX_EVEX_0F38A0 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpscatterd%LW", { MVexVSIBDWpX, XM } }, + { "vpscatterd%LW", { MVexVSIBDWpX, XM }, 0 }, }, /* PREFIX_EVEX_0F38A1 */ { @@ -2249,7 +2249,7 @@ static const struct dis386 evex_table[][256] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vscatterdp%XW", { MVexVSIBDWpX, XM } }, + { "vscatterdp%XW", { MVexVSIBDWpX, XM }, 0 }, }, /* PREFIX_EVEX_0F38A3 */ { @@ -2261,163 +2261,163 @@ static const struct dis386 evex_table[][256] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vfmaddsub213p%XW", { XM, Vex, EXx, EXxEVexR } }, + { "vfmaddsub213p%XW", { XM, Vex, EXx, EXxEVexR }, 0 }, }, /* PREFIX_EVEX_0F38A7 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfmsubadd213p%XW", { XM, Vex, EXx, EXxEVexR } }, + { "vfmsubadd213p%XW", { XM, Vex, EXx, EXxEVexR }, 0 }, }, /* PREFIX_EVEX_0F38A8 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfmadd213p%XW", { XM, Vex, EXx, EXxEVexR } }, + { "vfmadd213p%XW", { XM, Vex, EXx, EXxEVexR }, 0 }, }, /* PREFIX_EVEX_0F38A9 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfmadd213s%XW", { XMScalar, VexScalar, EXxmm_mdq, EXxEVexR } }, + { "vfmadd213s%XW", { XMScalar, VexScalar, EXxmm_mdq, EXxEVexR }, 0 }, }, /* PREFIX_EVEX_0F38AA */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfmsub213p%XW", { XM, Vex, EXx, EXxEVexR } }, + { "vfmsub213p%XW", { XM, Vex, EXx, EXxEVexR }, 0 }, }, /* PREFIX_EVEX_0F38AB */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfmsub213s%XW", { XMScalar, VexScalar, EXxmm_mdq, EXxEVexR } }, + { "vfmsub213s%XW", { XMScalar, VexScalar, EXxmm_mdq, EXxEVexR }, 0 }, }, /* PREFIX_EVEX_0F38AC */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfnmadd213p%XW", { XM, Vex, EXx, EXxEVexR } }, + { "vfnmadd213p%XW", { XM, Vex, EXx, EXxEVexR }, 0 }, }, /* PREFIX_EVEX_0F38AD */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfnmadd213s%XW", { XMScalar, VexScalar, EXxmm_mdq, EXxEVexR } }, + { "vfnmadd213s%XW", { XMScalar, VexScalar, EXxmm_mdq, EXxEVexR }, 0 }, }, /* PREFIX_EVEX_0F38AE */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfnmsub213p%XW", { XM, Vex, EXx, EXxEVexR } }, + { "vfnmsub213p%XW", { XM, Vex, EXx, EXxEVexR }, 0 }, }, /* PREFIX_EVEX_0F38AF */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfnmsub213s%XW", { XMScalar, VexScalar, EXxmm_mdq, EXxEVexR } }, + { "vfnmsub213s%XW", { XMScalar, VexScalar, EXxmm_mdq, EXxEVexR }, 0 }, }, /* PREFIX_EVEX_0F38B4 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpmadd52luq", { XM, Vex, EXx } }, + { "vpmadd52luq", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0F38B5 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpmadd52huq", { XM, Vex, EXx } }, + { "vpmadd52huq", { XM, Vex, EXx }, 0 }, }, /* PREFIX_EVEX_0F38B6 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfmaddsub231p%XW", { XM, Vex, EXx, EXxEVexR } }, + { "vfmaddsub231p%XW", { XM, Vex, EXx, EXxEVexR }, 0 }, }, /* PREFIX_EVEX_0F38B7 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfmsubadd231p%XW", { XM, Vex, EXx, EXxEVexR } }, + { "vfmsubadd231p%XW", { XM, Vex, EXx, EXxEVexR }, 0 }, }, /* PREFIX_EVEX_0F38B8 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfmadd231p%XW", { XM, Vex, EXx, EXxEVexR } }, + { "vfmadd231p%XW", { XM, Vex, EXx, EXxEVexR }, 0 }, }, /* PREFIX_EVEX_0F38B9 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfmadd231s%XW", { XMScalar, VexScalar, EXxmm_mdq, EXxEVexR } }, + { "vfmadd231s%XW", { XMScalar, VexScalar, EXxmm_mdq, EXxEVexR }, 0 }, }, /* PREFIX_EVEX_0F38BA */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfmsub231p%XW", { XM, Vex, EXx, EXxEVexR } }, + { "vfmsub231p%XW", { XM, Vex, EXx, EXxEVexR }, 0 }, }, /* PREFIX_EVEX_0F38BB */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfmsub231s%XW", { XMScalar, VexScalar, EXxmm_mdq, EXxEVexR } }, + { "vfmsub231s%XW", { XMScalar, VexScalar, EXxmm_mdq, EXxEVexR }, 0 }, }, /* PREFIX_EVEX_0F38BC */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfnmadd231p%XW", { XM, Vex, EXx, EXxEVexR } }, + { "vfnmadd231p%XW", { XM, Vex, EXx, EXxEVexR }, 0 }, }, /* PREFIX_EVEX_0F38BD */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfnmadd231s%XW", { XMScalar, VexScalar, EXxmm_mdq, EXxEVexR } }, + { "vfnmadd231s%XW", { XMScalar, VexScalar, EXxmm_mdq, EXxEVexR }, 0 }, }, /* PREFIX_EVEX_0F38BE */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfnmsub231p%XW", { XM, Vex, EXx, EXxEVexR } }, + { "vfnmsub231p%XW", { XM, Vex, EXx, EXxEVexR }, 0 }, }, /* PREFIX_EVEX_0F38BF */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfnmsub231s%XW", { XMScalar, VexScalar, EXxmm_mdq, EXxEVexR } }, + { "vfnmsub231s%XW", { XMScalar, VexScalar, EXxmm_mdq, EXxEVexR }, 0 }, }, /* PREFIX_EVEX_0F38C4 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpconflict%LW", { XM, EXx } }, + { "vpconflict%LW", { XM, EXx }, 0 }, }, /* PREFIX_EVEX_0F38C6_REG_1 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vgatherpf0dp%XW", { MVexVSIBDWpX } }, + { "vgatherpf0dp%XW", { MVexVSIBDWpX }, 0 }, }, /* PREFIX_EVEX_0F38C6_REG_2 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vgatherpf1dp%XW", { MVexVSIBDWpX } }, + { "vgatherpf1dp%XW", { MVexVSIBDWpX }, 0 }, }, /* PREFIX_EVEX_0F38C6_REG_5 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vscatterpf0dp%XW", { MVexVSIBDWpX } }, + { "vscatterpf0dp%XW", { MVexVSIBDWpX }, 0 }, }, /* PREFIX_EVEX_0F38C6_REG_6 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vscatterpf1dp%XW", { MVexVSIBDWpX } }, + { "vscatterpf1dp%XW", { MVexVSIBDWpX }, 0 }, }, /* PREFIX_EVEX_0F38C7_REG_1 */ { @@ -2447,31 +2447,31 @@ static const struct dis386 evex_table[][256] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vexp2p%XW", { XM, EXx, EXxEVexS } }, + { "vexp2p%XW", { XM, EXx, EXxEVexS }, 0 }, }, /* PREFIX_EVEX_0F38CA */ { { Bad_Opcode }, { Bad_Opcode }, - { "vrcp28p%XW", { XM, EXx, EXxEVexS } }, + { "vrcp28p%XW", { XM, EXx, EXxEVexS }, 0 }, }, /* PREFIX_EVEX_0F38CB */ { { Bad_Opcode }, { Bad_Opcode }, - { "vrcp28s%XW", { XMScalar, VexScalar, EXxmm_mdq, EXxEVexS } }, + { "vrcp28s%XW", { XMScalar, VexScalar, EXxmm_mdq, EXxEVexS }, 0 }, }, /* PREFIX_EVEX_0F38CC */ { { Bad_Opcode }, { Bad_Opcode }, - { "vrsqrt28p%XW", { XM, EXx, EXxEVexS } }, + { "vrsqrt28p%XW", { XM, EXx, EXxEVexS }, 0 }, }, /* PREFIX_EVEX_0F38CD */ { { Bad_Opcode }, { Bad_Opcode }, - { "vrsqrt28s%XW", { XMScalar, VexScalar, EXxmm_mdq, EXxEVexS } }, + { "vrsqrt28s%XW", { XMScalar, VexScalar, EXxmm_mdq, EXxEVexS }, 0 }, }, /* PREFIX_EVEX_0F3A00 */ { @@ -2489,7 +2489,7 @@ static const struct dis386 evex_table[][256] = { { { Bad_Opcode }, { Bad_Opcode }, - { "valign%LW", { XM, Vex, EXx, Ib } }, + { "valign%LW", { XM, Vex, EXx, Ib }, 0 }, }, /* PREFIX_EVEX_0F3A04 */ { @@ -2531,19 +2531,19 @@ static const struct dis386 evex_table[][256] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vpalignr", { XM, Vex, EXx, Ib } }, + { "vpalignr", { XM, Vex, EXx, Ib }, 0 }, }, /* PREFIX_EVEX_0F3A14 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpextrb", { Edqb, XM, Ib } }, + { "vpextrb", { Edqb, XM, Ib }, 0 }, }, /* PREFIX_EVEX_0F3A15 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpextrw", { EdqwS, XM, Ib } }, + { "vpextrw", { EdqwS, XM, Ib }, 0 }, }, /* PREFIX_EVEX_0F3A16 */ { @@ -2555,7 +2555,7 @@ static const struct dis386 evex_table[][256] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vextractps", { Edqd, XMM, Ib } }, + { "vextractps", { Edqd, XMM, Ib }, 0 }, }, /* PREFIX_EVEX_0F3A18 */ { @@ -2591,19 +2591,19 @@ static const struct dis386 evex_table[][256] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vpcmpu%LW", { XMask, Vex, EXx, VPCMP } }, + { "vpcmpu%LW", { XMask, Vex, EXx, VPCMP }, 0 }, }, /* PREFIX_EVEX_0F3A1F */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpcmp%LW", { XMask, Vex, EXx, VPCMP } }, + { "vpcmp%LW", { XMask, Vex, EXx, VPCMP }, 0 }, }, /* PREFIX_EVEX_0F3A20 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpinsrb", { XM, Vex128, Edb, Ib } }, + { "vpinsrb", { XM, Vex128, Edb, Ib }, 0 }, }, /* PREFIX_EVEX_0F3A21 */ { @@ -2627,19 +2627,19 @@ static const struct dis386 evex_table[][256] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vpternlog%LW", { XM, Vex, EXx, Ib } }, + { "vpternlog%LW", { XM, Vex, EXx, Ib }, 0 }, }, /* PREFIX_EVEX_0F3A26 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vgetmantp%XW", { XM, EXx, EXxEVexS, Ib } }, + { "vgetmantp%XW", { XM, EXx, EXxEVexS, Ib }, 0 }, }, /* PREFIX_EVEX_0F3A27 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vgetmants%XW", { XMScalar, VexScalar, EXxmm_mdq, EXxEVexS, Ib } }, + { "vgetmants%XW", { XMScalar, VexScalar, EXxmm_mdq, EXxEVexS, Ib }, 0 }, }, /* PREFIX_EVEX_0F3A38 */ { @@ -2705,13 +2705,13 @@ static const struct dis386 evex_table[][256] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vfixupimmp%XW", { XM, Vex, EXx, EXxEVexS, Ib } }, + { "vfixupimmp%XW", { XM, Vex, EXx, EXxEVexS, Ib }, 0 }, }, /* PREFIX_EVEX_0F3A55 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfixupimms%XW", { XMScalar, VexScalar, EXxmm_mdq, EXxEVexS, Ib } }, + { "vfixupimms%XW", { XMScalar, VexScalar, EXxmm_mdq, EXxEVexS, Ib }, 0 }, }, /* PREFIX_EVEX_0F3A56 */ { @@ -2742,1071 +2742,1071 @@ static const struct dis386 evex_table[][256] = { #ifdef NEED_VEX_W_TABLE /* EVEX_W_0F10_P_0 */ { - { "vmovups", { XM, EXEvexXNoBcst } }, + { "vmovups", { XM, EXEvexXNoBcst }, 0 }, }, /* EVEX_W_0F10_P_1_M_0 */ { - { "vmovss", { XMScalar, EXdScalar } }, + { "vmovss", { XMScalar, EXdScalar }, 0 }, }, /* EVEX_W_0F10_P_1_M_1 */ { - { "vmovss", { XMScalar, VexScalar, EXxmm_md } }, + { "vmovss", { XMScalar, VexScalar, EXxmm_md }, 0 }, }, /* EVEX_W_0F10_P_2 */ { { Bad_Opcode }, - { "vmovupd", { XM, EXEvexXNoBcst } }, + { "vmovupd", { XM, EXEvexXNoBcst }, 0 }, }, /* EVEX_W_0F10_P_3_M_0 */ { { Bad_Opcode }, - { "vmovsd", { XMScalar, EXqScalar } }, + { "vmovsd", { XMScalar, EXqScalar }, 0 }, }, /* EVEX_W_0F10_P_3_M_1 */ { { Bad_Opcode }, - { "vmovsd", { XMScalar, VexScalar, EXxmm_mq } }, + { "vmovsd", { XMScalar, VexScalar, EXxmm_mq }, 0 }, }, /* EVEX_W_0F11_P_0 */ { - { "vmovups", { EXxS, XM } }, + { "vmovups", { EXxS, XM }, 0 }, }, /* EVEX_W_0F11_P_1_M_0 */ { - { "vmovss", { EXdScalarS, XMScalar } }, + { "vmovss", { EXdScalarS, XMScalar }, 0 }, }, /* EVEX_W_0F11_P_1_M_1 */ { - { "vmovss", { EXxS, Vex, XMScalar } }, + { "vmovss", { EXxS, Vex, XMScalar }, 0 }, }, /* EVEX_W_0F11_P_2 */ { { Bad_Opcode }, - { "vmovupd", { EXxS, XM } }, + { "vmovupd", { EXxS, XM }, 0 }, }, /* EVEX_W_0F11_P_3_M_0 */ { { Bad_Opcode }, - { "vmovsd", { EXqScalarS, XMScalar } }, + { "vmovsd", { EXqScalarS, XMScalar }, 0 }, }, /* EVEX_W_0F11_P_3_M_1 */ { { Bad_Opcode }, - { "vmovsd", { EXxS, Vex, XMScalar } }, + { "vmovsd", { EXxS, Vex, XMScalar }, 0 }, }, /* EVEX_W_0F12_P_0_M_0 */ { - { "vmovlps", { XMM, Vex, EXxmm_mq } }, + { "vmovlps", { XMM, Vex, EXxmm_mq }, 0 }, }, /* EVEX_W_0F12_P_0_M_1 */ { - { "vmovhlps", { XMM, Vex, EXxmm_mq } }, + { "vmovhlps", { XMM, Vex, EXxmm_mq }, 0 }, }, /* EVEX_W_0F12_P_1 */ { - { "vmovsldup", { XM, EXEvexXNoBcst } }, + { "vmovsldup", { XM, EXEvexXNoBcst }, 0 }, }, /* EVEX_W_0F12_P_2 */ { { Bad_Opcode }, - { "vmovlpd", { XMM, Vex, EXxmm_mq } }, + { "vmovlpd", { XMM, Vex, EXxmm_mq }, 0 }, }, /* EVEX_W_0F12_P_3 */ { { Bad_Opcode }, - { "vmovddup", { XM, EXymmq } }, + { "vmovddup", { XM, EXymmq }, 0 }, }, /* EVEX_W_0F13_P_0 */ { - { "vmovlps", { EXxmm_mq, XMM } }, + { "vmovlps", { EXxmm_mq, XMM }, 0 }, }, /* EVEX_W_0F13_P_2 */ { { Bad_Opcode }, - { "vmovlpd", { EXxmm_mq, XMM } }, + { "vmovlpd", { EXxmm_mq, XMM }, 0 }, }, /* EVEX_W_0F14_P_0 */ { - { "vunpcklps", { XM, Vex, EXx } }, + { "vunpcklps", { XM, Vex, EXx }, 0 }, }, /* EVEX_W_0F14_P_2 */ { { Bad_Opcode }, - { "vunpcklpd", { XM, Vex, EXx } }, + { "vunpcklpd", { XM, Vex, EXx }, 0 }, }, /* EVEX_W_0F15_P_0 */ { - { "vunpckhps", { XM, Vex, EXx } }, + { "vunpckhps", { XM, Vex, EXx }, 0 }, }, /* EVEX_W_0F15_P_2 */ { { Bad_Opcode }, - { "vunpckhpd", { XM, Vex, EXx } }, + { "vunpckhpd", { XM, Vex, EXx }, 0 }, }, /* EVEX_W_0F16_P_0_M_0 */ { - { "vmovhps", { XMM, Vex, EXxmm_mq } }, + { "vmovhps", { XMM, Vex, EXxmm_mq }, 0 }, }, /* EVEX_W_0F16_P_0_M_1 */ { - { "vmovlhps", { XMM, Vex, EXx } }, + { "vmovlhps", { XMM, Vex, EXx }, 0 }, }, /* EVEX_W_0F16_P_1 */ { - { "vmovshdup", { XM, EXx } }, + { "vmovshdup", { XM, EXx }, 0 }, }, /* EVEX_W_0F16_P_2 */ { { Bad_Opcode }, - { "vmovhpd", { XMM, Vex, EXxmm_mq } }, + { "vmovhpd", { XMM, Vex, EXxmm_mq }, 0 }, }, /* EVEX_W_0F17_P_0 */ { - { "vmovhps", { EXxmm_mq, XMM } }, + { "vmovhps", { EXxmm_mq, XMM }, 0 }, }, /* EVEX_W_0F17_P_2 */ { { Bad_Opcode }, - { "vmovhpd", { EXxmm_mq, XMM } }, + { "vmovhpd", { EXxmm_mq, XMM }, 0 }, }, /* EVEX_W_0F28_P_0 */ { - { "vmovaps", { XM, EXx } }, + { "vmovaps", { XM, EXx }, 0 }, }, /* EVEX_W_0F28_P_2 */ { { Bad_Opcode }, - { "vmovapd", { XM, EXx } }, + { "vmovapd", { XM, EXx }, 0 }, }, /* EVEX_W_0F29_P_0 */ { - { "vmovaps", { EXxS, XM } }, + { "vmovaps", { EXxS, XM }, 0 }, }, /* EVEX_W_0F29_P_2 */ { { Bad_Opcode }, - { "vmovapd", { EXxS, XM } }, + { "vmovapd", { EXxS, XM }, 0 }, }, /* EVEX_W_0F2A_P_1 */ { - { "vcvtsi2ss", { XMScalar, VexScalar, EXxEVexR, Ed } }, - { "vcvtsi2ss", { XMScalar, VexScalar, EXxEVexR, Eq } }, + { "vcvtsi2ss", { XMScalar, VexScalar, EXxEVexR, Ed }, 0 }, + { "vcvtsi2ss", { XMScalar, VexScalar, EXxEVexR, Eq }, 0 }, }, /* EVEX_W_0F2A_P_3 */ { - { "vcvtsi2sd", { XMScalar, VexScalar, Ed } }, - { "vcvtsi2sd", { XMScalar, VexScalar, EXxEVexR, Eq } }, + { "vcvtsi2sd", { XMScalar, VexScalar, Ed }, 0 }, + { "vcvtsi2sd", { XMScalar, VexScalar, EXxEVexR, Eq }, 0 }, }, /* EVEX_W_0F2B_P_0 */ { - { "vmovntps", { EXx, XM } }, + { "vmovntps", { EXx, XM }, 0 }, }, /* EVEX_W_0F2B_P_2 */ { { Bad_Opcode }, - { "vmovntpd", { EXx, XM } }, + { "vmovntpd", { EXx, XM }, 0 }, }, /* EVEX_W_0F2E_P_0 */ { - { "vucomiss", { XMScalar, EXxmm_md, EXxEVexS } }, + { "vucomiss", { XMScalar, EXxmm_md, EXxEVexS }, 0 }, }, /* EVEX_W_0F2E_P_2 */ { { Bad_Opcode }, - { "vucomisd", { XMScalar, EXxmm_mq, EXxEVexS } }, + { "vucomisd", { XMScalar, EXxmm_mq, EXxEVexS }, 0 }, }, /* EVEX_W_0F2F_P_0 */ { - { "vcomiss", { XMScalar, EXxmm_md, EXxEVexS } }, + { "vcomiss", { XMScalar, EXxmm_md, EXxEVexS }, 0 }, }, /* EVEX_W_0F2F_P_2 */ { { Bad_Opcode }, - { "vcomisd", { XMScalar, EXxmm_mq, EXxEVexS } }, + { "vcomisd", { XMScalar, EXxmm_mq, EXxEVexS }, 0 }, }, /* EVEX_W_0F51_P_0 */ { - { "vsqrtps", { XM, EXx, EXxEVexR } }, + { "vsqrtps", { XM, EXx, EXxEVexR }, 0 }, }, /* EVEX_W_0F51_P_1 */ { - { "vsqrtss", { XMScalar, VexScalar, EXxmm_md, EXxEVexR } }, + { "vsqrtss", { XMScalar, VexScalar, EXxmm_md, EXxEVexR }, 0 }, }, /* EVEX_W_0F51_P_2 */ { { Bad_Opcode }, - { "vsqrtpd", { XM, EXx, EXxEVexR } }, + { "vsqrtpd", { XM, EXx, EXxEVexR }, 0 }, }, /* EVEX_W_0F51_P_3 */ { { Bad_Opcode }, - { "vsqrtsd", { XMScalar, VexScalar, EXxmm_mq, EXxEVexR } }, + { "vsqrtsd", { XMScalar, VexScalar, EXxmm_mq, EXxEVexR }, 0 }, }, /* EVEX_W_0F54_P_0 */ { - { "vandps", { XM, Vex, EXx } }, + { "vandps", { XM, Vex, EXx }, 0 }, }, /* EVEX_W_0F54_P_2 */ { { Bad_Opcode }, - { "vandpd", { XM, Vex, EXx } }, + { "vandpd", { XM, Vex, EXx }, 0 }, }, /* EVEX_W_0F55_P_0 */ { - { "vandnps", { XM, Vex, EXx } }, + { "vandnps", { XM, Vex, EXx }, 0 }, }, /* EVEX_W_0F55_P_2 */ { { Bad_Opcode }, - { "vandnpd", { XM, Vex, EXx } }, + { "vandnpd", { XM, Vex, EXx }, 0 }, }, /* EVEX_W_0F56_P_0 */ { - { "vorps", { XM, Vex, EXx } }, + { "vorps", { XM, Vex, EXx }, 0 }, }, /* EVEX_W_0F56_P_2 */ { { Bad_Opcode }, - { "vorpd", { XM, Vex, EXx } }, + { "vorpd", { XM, Vex, EXx }, 0 }, }, /* EVEX_W_0F57_P_0 */ { - { "vxorps", { XM, Vex, EXx } }, + { "vxorps", { XM, Vex, EXx }, 0 }, }, /* EVEX_W_0F57_P_2 */ { { Bad_Opcode }, - { "vxorpd", { XM, Vex, EXx } }, + { "vxorpd", { XM, Vex, EXx }, 0 }, }, /* EVEX_W_0F58_P_0 */ { - { "vaddps", { XM, Vex, EXx, EXxEVexR } }, + { "vaddps", { XM, Vex, EXx, EXxEVexR }, 0 }, }, /* EVEX_W_0F58_P_1 */ { - { "vaddss", { XMScalar, VexScalar, EXxmm_md, EXxEVexR } }, + { "vaddss", { XMScalar, VexScalar, EXxmm_md, EXxEVexR }, 0 }, }, /* EVEX_W_0F58_P_2 */ { { Bad_Opcode }, - { "vaddpd", { XM, Vex, EXx, EXxEVexR } }, + { "vaddpd", { XM, Vex, EXx, EXxEVexR }, 0 }, }, /* EVEX_W_0F58_P_3 */ { { Bad_Opcode }, - { "vaddsd", { XMScalar, VexScalar, EXxmm_mq, EXxEVexR } }, + { "vaddsd", { XMScalar, VexScalar, EXxmm_mq, EXxEVexR }, 0 }, }, /* EVEX_W_0F59_P_0 */ { - { "vmulps", { XM, Vex, EXx, EXxEVexR } }, + { "vmulps", { XM, Vex, EXx, EXxEVexR }, 0 }, }, /* EVEX_W_0F59_P_1 */ { - { "vmulss", { XMScalar, VexScalar, EXxmm_md, EXxEVexR } }, + { "vmulss", { XMScalar, VexScalar, EXxmm_md, EXxEVexR }, 0 }, }, /* EVEX_W_0F59_P_2 */ { { Bad_Opcode }, - { "vmulpd", { XM, Vex, EXx, EXxEVexR } }, + { "vmulpd", { XM, Vex, EXx, EXxEVexR }, 0 }, }, /* EVEX_W_0F59_P_3 */ { { Bad_Opcode }, - { "vmulsd", { XMScalar, VexScalar, EXxmm_mq, EXxEVexR } }, + { "vmulsd", { XMScalar, VexScalar, EXxmm_mq, EXxEVexR }, 0 }, }, /* EVEX_W_0F5A_P_0 */ { - { "vcvtps2pd", { XM, EXEvexHalfBcstXmmq, EXxEVexS } }, + { "vcvtps2pd", { XM, EXEvexHalfBcstXmmq, EXxEVexS }, 0 }, }, /* EVEX_W_0F5A_P_1 */ { - { "vcvtss2sd", { XMScalar, VexScalar, EXxmm_md, EXxEVexS } }, + { "vcvtss2sd", { XMScalar, VexScalar, EXxmm_md, EXxEVexS }, 0 }, }, /* EVEX_W_0F5A_P_2 */ { { Bad_Opcode }, - { "vcvtpd2ps", { XMxmmq, EXx, EXxEVexR } }, + { "vcvtpd2ps", { XMxmmq, EXx, EXxEVexR }, 0 }, }, /* EVEX_W_0F5A_P_3 */ { { Bad_Opcode }, - { "vcvtsd2ss", { XMScalar, VexScalar, EXxmm_mq, EXxEVexR } }, + { "vcvtsd2ss", { XMScalar, VexScalar, EXxmm_mq, EXxEVexR }, 0 }, }, /* EVEX_W_0F5B_P_0 */ { - { "vcvtdq2ps", { XM, EXx, EXxEVexR } }, - { "vcvtqq2ps", { XMxmmq, EXx, EXxEVexR } }, + { "vcvtdq2ps", { XM, EXx, EXxEVexR }, 0 }, + { "vcvtqq2ps", { XMxmmq, EXx, EXxEVexR }, 0 }, }, /* EVEX_W_0F5B_P_1 */ { - { "vcvttps2dq", { XM, EXx, EXxEVexS } }, + { "vcvttps2dq", { XM, EXx, EXxEVexS }, 0 }, }, /* EVEX_W_0F5B_P_2 */ { - { "vcvtps2dq", { XM, EXx, EXxEVexR } }, + { "vcvtps2dq", { XM, EXx, EXxEVexR }, 0 }, }, /* EVEX_W_0F5C_P_0 */ { - { "vsubps", { XM, Vex, EXx, EXxEVexR } }, + { "vsubps", { XM, Vex, EXx, EXxEVexR }, 0 }, }, /* EVEX_W_0F5C_P_1 */ { - { "vsubss", { XMScalar, VexScalar, EXxmm_md, EXxEVexR } }, + { "vsubss", { XMScalar, VexScalar, EXxmm_md, EXxEVexR }, 0 }, }, /* EVEX_W_0F5C_P_2 */ { { Bad_Opcode }, - { "vsubpd", { XM, Vex, EXx, EXxEVexR } }, + { "vsubpd", { XM, Vex, EXx, EXxEVexR }, 0 }, }, /* EVEX_W_0F5C_P_3 */ { { Bad_Opcode }, - { "vsubsd", { XMScalar, VexScalar, EXxmm_mq, EXxEVexR } }, + { "vsubsd", { XMScalar, VexScalar, EXxmm_mq, EXxEVexR }, 0 }, }, /* EVEX_W_0F5D_P_0 */ { - { "vminps", { XM, Vex, EXx, EXxEVexS } }, + { "vminps", { XM, Vex, EXx, EXxEVexS }, 0 }, }, /* EVEX_W_0F5D_P_1 */ { - { "vminss", { XMScalar, VexScalar, EXxmm_md, EXxEVexS } }, + { "vminss", { XMScalar, VexScalar, EXxmm_md, EXxEVexS }, 0 }, }, /* EVEX_W_0F5D_P_2 */ { { Bad_Opcode }, - { "vminpd", { XM, Vex, EXx, EXxEVexS } }, + { "vminpd", { XM, Vex, EXx, EXxEVexS }, 0 }, }, /* EVEX_W_0F5D_P_3 */ { { Bad_Opcode }, - { "vminsd", { XMScalar, VexScalar, EXxmm_mq, EXxEVexS } }, + { "vminsd", { XMScalar, VexScalar, EXxmm_mq, EXxEVexS }, 0 }, }, /* EVEX_W_0F5E_P_0 */ { - { "vdivps", { XM, Vex, EXx, EXxEVexR } }, + { "vdivps", { XM, Vex, EXx, EXxEVexR }, 0 }, }, /* EVEX_W_0F5E_P_1 */ { - { "vdivss", { XMScalar, VexScalar, EXxmm_md, EXxEVexR } }, + { "vdivss", { XMScalar, VexScalar, EXxmm_md, EXxEVexR }, 0 }, }, /* EVEX_W_0F5E_P_2 */ { { Bad_Opcode }, - { "vdivpd", { XM, Vex, EXx, EXxEVexR } }, + { "vdivpd", { XM, Vex, EXx, EXxEVexR }, 0 }, }, /* EVEX_W_0F5E_P_3 */ { { Bad_Opcode }, - { "vdivsd", { XMScalar, VexScalar, EXxmm_mq, EXxEVexR } }, + { "vdivsd", { XMScalar, VexScalar, EXxmm_mq, EXxEVexR }, 0 }, }, /* EVEX_W_0F5F_P_0 */ { - { "vmaxps", { XM, Vex, EXx, EXxEVexS } }, + { "vmaxps", { XM, Vex, EXx, EXxEVexS }, 0 }, }, /* EVEX_W_0F5F_P_1 */ { - { "vmaxss", { XMScalar, VexScalar, EXxmm_md, EXxEVexS } }, + { "vmaxss", { XMScalar, VexScalar, EXxmm_md, EXxEVexS }, 0 }, }, /* EVEX_W_0F5F_P_2 */ { { Bad_Opcode }, - { "vmaxpd", { XM, Vex, EXx, EXxEVexS } }, + { "vmaxpd", { XM, Vex, EXx, EXxEVexS }, 0 }, }, /* EVEX_W_0F5F_P_3 */ { { Bad_Opcode }, - { "vmaxsd", { XMScalar, VexScalar, EXxmm_mq, EXxEVexS } }, + { "vmaxsd", { XMScalar, VexScalar, EXxmm_mq, EXxEVexS }, 0 }, }, /* EVEX_W_0F62_P_2 */ { - { "vpunpckldq", { XM, Vex, EXx } }, + { "vpunpckldq", { XM, Vex, EXx }, 0 }, }, /* EVEX_W_0F66_P_2 */ { - { "vpcmpgtd", { XMask, Vex, EXx } }, + { "vpcmpgtd", { XMask, Vex, EXx }, 0 }, }, /* EVEX_W_0F6A_P_2 */ { - { "vpunpckhdq", { XM, Vex, EXx } }, + { "vpunpckhdq", { XM, Vex, EXx }, 0 }, }, /* EVEX_W_0F6B_P_2 */ { - { "vpackssdw", { XM, Vex, EXx } }, + { "vpackssdw", { XM, Vex, EXx }, 0 }, }, /* EVEX_W_0F6C_P_2 */ { { Bad_Opcode }, - { "vpunpcklqdq", { XM, Vex, EXx } }, + { "vpunpcklqdq", { XM, Vex, EXx }, 0 }, }, /* EVEX_W_0F6D_P_2 */ { { Bad_Opcode }, - { "vpunpckhqdq", { XM, Vex, EXx } }, + { "vpunpckhqdq", { XM, Vex, EXx }, 0 }, }, /* EVEX_W_0F6E_P_2 */ { - { "vmovd", { XMScalar, Ed } }, - { "vmovq", { XMScalar, Eq } }, + { "vmovd", { XMScalar, Ed }, 0 }, + { "vmovq", { XMScalar, Eq }, 0 }, }, /* EVEX_W_0F6F_P_1 */ { - { "vmovdqu32", { XM, EXEvexXNoBcst } }, - { "vmovdqu64", { XM, EXEvexXNoBcst } }, + { "vmovdqu32", { XM, EXEvexXNoBcst }, 0 }, + { "vmovdqu64", { XM, EXEvexXNoBcst }, 0 }, }, /* EVEX_W_0F6F_P_2 */ { - { "vmovdqa32", { XM, EXEvexXNoBcst } }, - { "vmovdqa64", { XM, EXEvexXNoBcst } }, + { "vmovdqa32", { XM, EXEvexXNoBcst }, 0 }, + { "vmovdqa64", { XM, EXEvexXNoBcst }, 0 }, }, /* EVEX_W_0F6F_P_3 */ { - { "vmovdqu8", { XM, EXx } }, - { "vmovdqu16", { XM, EXx } }, + { "vmovdqu8", { XM, EXx }, 0 }, + { "vmovdqu16", { XM, EXx }, 0 }, }, /* EVEX_W_0F70_P_2 */ { - { "vpshufd", { XM, EXx, Ib } }, + { "vpshufd", { XM, EXx, Ib }, 0 }, }, /* EVEX_W_0F72_R_2_P_2 */ { - { "vpsrld", { Vex, EXx, Ib } }, + { "vpsrld", { Vex, EXx, Ib }, 0 }, }, /* EVEX_W_0F72_R_6_P_2 */ { - { "vpslld", { Vex, EXx, Ib } }, + { "vpslld", { Vex, EXx, Ib }, 0 }, }, /* EVEX_W_0F73_R_2_P_2 */ { { Bad_Opcode }, - { "vpsrlq", { Vex, EXx, Ib } }, + { "vpsrlq", { Vex, EXx, Ib }, 0 }, }, /* EVEX_W_0F73_R_6_P_2 */ { { Bad_Opcode }, - { "vpsllq", { Vex, EXx, Ib } }, + { "vpsllq", { Vex, EXx, Ib }, 0 }, }, /* EVEX_W_0F76_P_2 */ { - { "vpcmpeqd", { XMask, Vex, EXx } }, + { "vpcmpeqd", { XMask, Vex, EXx }, 0 }, }, /* EVEX_W_0F78_P_0 */ { - { "vcvttps2udq", { XM, EXx, EXxEVexS } }, - { "vcvttpd2udq", { XMxmmq, EXx, EXxEVexS } }, + { "vcvttps2udq", { XM, EXx, EXxEVexS }, 0 }, + { "vcvttpd2udq", { XMxmmq, EXx, EXxEVexS }, 0 }, }, /* EVEX_W_0F78_P_2 */ { - { "vcvttps2uqq", { XM, EXxmmq, EXxEVexS } }, - { "vcvttpd2uqq", { XM, EXx, EXxEVexS } }, + { "vcvttps2uqq", { XM, EXxmmq, EXxEVexS }, 0 }, + { "vcvttpd2uqq", { XM, EXx, EXxEVexS }, 0 }, }, /* EVEX_W_0F79_P_0 */ { - { "vcvtps2udq", { XM, EXx, EXxEVexR } }, - { "vcvtpd2udq", { XMxmmq, EXx, EXxEVexR } }, + { "vcvtps2udq", { XM, EXx, EXxEVexR }, 0 }, + { "vcvtpd2udq", { XMxmmq, EXx, EXxEVexR }, 0 }, }, /* EVEX_W_0F79_P_2 */ { - { "vcvtps2uqq", { XM, EXxmmq, EXxEVexR } }, - { "vcvtpd2uqq", { XM, EXx, EXxEVexR } }, + { "vcvtps2uqq", { XM, EXxmmq, EXxEVexR }, 0 }, + { "vcvtpd2uqq", { XM, EXx, EXxEVexR }, 0 }, }, /* EVEX_W_0F7A_P_1 */ { - { "vcvtudq2pd", { XM, EXEvexHalfBcstXmmq } }, - { "vcvtuqq2pd", { XM, EXx, EXxEVexR } }, + { "vcvtudq2pd", { XM, EXEvexHalfBcstXmmq }, 0 }, + { "vcvtuqq2pd", { XM, EXx, EXxEVexR }, 0 }, }, /* EVEX_W_0F7A_P_2 */ { - { "vcvttps2qq", { XM, EXxmmq, EXxEVexS } }, - { "vcvttpd2qq", { XM, EXx, EXxEVexS } }, + { "vcvttps2qq", { XM, EXxmmq, EXxEVexS }, 0 }, + { "vcvttpd2qq", { XM, EXx, EXxEVexS }, 0 }, }, /* EVEX_W_0F7A_P_3 */ { - { "vcvtudq2ps", { XM, EXx, EXxEVexR } }, - { "vcvtuqq2ps", { XMxmmq, EXx, EXxEVexR } }, + { "vcvtudq2ps", { XM, EXx, EXxEVexR }, 0 }, + { "vcvtuqq2ps", { XMxmmq, EXx, EXxEVexR }, 0 }, }, /* EVEX_W_0F7B_P_1 */ { - { "vcvtusi2ss", { XMScalar, VexScalar, EXxEVexR, Ed } }, - { "vcvtusi2ss", { XMScalar, VexScalar, EXxEVexR, Eq } }, + { "vcvtusi2ss", { XMScalar, VexScalar, EXxEVexR, Ed }, 0 }, + { "vcvtusi2ss", { XMScalar, VexScalar, EXxEVexR, Eq }, 0 }, }, /* EVEX_W_0F7B_P_2 */ { - { "vcvtps2qq", { XM, EXxmmq, EXxEVexR } }, - { "vcvtpd2qq", { XM, EXx, EXxEVexR } }, + { "vcvtps2qq", { XM, EXxmmq, EXxEVexR }, 0 }, + { "vcvtpd2qq", { XM, EXx, EXxEVexR }, 0 }, }, /* EVEX_W_0F7B_P_3 */ { - { "vcvtusi2sd", { XMScalar, VexScalar, Ed } }, - { "vcvtusi2sd", { XMScalar, VexScalar, EXxEVexR, Eq } }, + { "vcvtusi2sd", { XMScalar, VexScalar, Ed }, 0 }, + { "vcvtusi2sd", { XMScalar, VexScalar, EXxEVexR, Eq }, 0 }, }, /* EVEX_W_0F7E_P_1 */ { { Bad_Opcode }, - { "vmovq", { XMScalar, EXxmm_mq } }, + { "vmovq", { XMScalar, EXxmm_mq }, 0 }, }, /* EVEX_W_0F7E_P_2 */ { - { "vmovd", { Ed, XMScalar } }, - { "vmovq", { Eq, XMScalar } }, + { "vmovd", { Ed, XMScalar }, 0 }, + { "vmovq", { Eq, XMScalar }, 0 }, }, /* EVEX_W_0F7F_P_1 */ { - { "vmovdqu32", { EXxS, XM } }, - { "vmovdqu64", { EXxS, XM } }, + { "vmovdqu32", { EXxS, XM }, 0 }, + { "vmovdqu64", { EXxS, XM }, 0 }, }, /* EVEX_W_0F7F_P_2 */ { - { "vmovdqa32", { EXxS, XM } }, - { "vmovdqa64", { EXxS, XM } }, + { "vmovdqa32", { EXxS, XM }, 0 }, + { "vmovdqa64", { EXxS, XM }, 0 }, }, /* EVEX_W_0F7F_P_3 */ { - { "vmovdqu8", { EXxS, XM } }, - { "vmovdqu16", { EXxS, XM } }, + { "vmovdqu8", { EXxS, XM }, 0 }, + { "vmovdqu16", { EXxS, XM }, 0 }, }, /* EVEX_W_0FC2_P_0 */ { - { "vcmpps", { XMask, Vex, EXx, EXxEVexS, VCMP } }, + { "vcmpps", { XMask, Vex, EXx, EXxEVexS, VCMP }, 0 }, }, /* EVEX_W_0FC2_P_1 */ { - { "vcmpss", { XMask, VexScalar, EXxmm_md, EXxEVexS, VCMP } }, + { "vcmpss", { XMask, VexScalar, EXxmm_md, EXxEVexS, VCMP }, 0 }, }, /* EVEX_W_0FC2_P_2 */ { { Bad_Opcode }, - { "vcmppd", { XMask, Vex, EXx, EXxEVexS, VCMP } }, + { "vcmppd", { XMask, Vex, EXx, EXxEVexS, VCMP }, 0 }, }, /* EVEX_W_0FC2_P_3 */ { { Bad_Opcode }, - { "vcmpsd", { XMask, VexScalar, EXxmm_mq, EXxEVexS, VCMP } }, + { "vcmpsd", { XMask, VexScalar, EXxmm_mq, EXxEVexS, VCMP }, 0 }, }, /* EVEX_W_0FC6_P_0 */ { - { "vshufps", { XM, Vex, EXx, Ib } }, + { "vshufps", { XM, Vex, EXx, Ib }, 0 }, }, /* EVEX_W_0FC6_P_2 */ { { Bad_Opcode }, - { "vshufpd", { XM, Vex, EXx, Ib } }, + { "vshufpd", { XM, Vex, EXx, Ib }, 0 }, }, /* EVEX_W_0FD2_P_2 */ { - { "vpsrld", { XM, Vex, EXxmm } }, + { "vpsrld", { XM, Vex, EXxmm }, 0 }, }, /* EVEX_W_0FD3_P_2 */ { { Bad_Opcode }, - { "vpsrlq", { XM, Vex, EXxmm } }, + { "vpsrlq", { XM, Vex, EXxmm }, 0 }, }, /* EVEX_W_0FD4_P_2 */ { { Bad_Opcode }, - { "vpaddq", { XM, Vex, EXx } }, + { "vpaddq", { XM, Vex, EXx }, 0 }, }, /* EVEX_W_0FD6_P_2 */ { { Bad_Opcode }, - { "vmovq", { EXxmm_mq, XMScalar } }, + { "vmovq", { EXxmm_mq, XMScalar }, 0 }, }, /* EVEX_W_0FE6_P_1 */ { - { "vcvtdq2pd", { XM, EXEvexHalfBcstXmmq } }, - { "vcvtqq2pd", { XM, EXx, EXxEVexR } }, + { "vcvtdq2pd", { XM, EXEvexHalfBcstXmmq }, 0 }, + { "vcvtqq2pd", { XM, EXx, EXxEVexR }, 0 }, }, /* EVEX_W_0FE6_P_2 */ { { Bad_Opcode }, - { "vcvttpd2dq", { XMxmmq, EXx, EXxEVexS } }, + { "vcvttpd2dq", { XMxmmq, EXx, EXxEVexS }, 0 }, }, /* EVEX_W_0FE6_P_3 */ { { Bad_Opcode }, - { "vcvtpd2dq", { XMxmmq, EXx, EXxEVexR } }, + { "vcvtpd2dq", { XMxmmq, EXx, EXxEVexR }, 0 }, }, /* EVEX_W_0FE7_P_2 */ { - { "vmovntdq", { EXEvexXNoBcst, XM } }, + { "vmovntdq", { EXEvexXNoBcst, XM }, 0 }, }, /* EVEX_W_0FF2_P_2 */ { - { "vpslld", { XM, Vex, EXxmm } }, + { "vpslld", { XM, Vex, EXxmm }, 0 }, }, /* EVEX_W_0FF3_P_2 */ { { Bad_Opcode }, - { "vpsllq", { XM, Vex, EXxmm } }, + { "vpsllq", { XM, Vex, EXxmm }, 0 }, }, /* EVEX_W_0FF4_P_2 */ { { Bad_Opcode }, - { "vpmuludq", { XM, Vex, EXx } }, + { "vpmuludq", { XM, Vex, EXx }, 0 }, }, /* EVEX_W_0FFA_P_2 */ { - { "vpsubd", { XM, Vex, EXx } }, + { "vpsubd", { XM, Vex, EXx }, 0 }, }, /* EVEX_W_0FFB_P_2 */ { { Bad_Opcode }, - { "vpsubq", { XM, Vex, EXx } }, + { "vpsubq", { XM, Vex, EXx }, 0 }, }, /* EVEX_W_0FFE_P_2 */ { - { "vpaddd", { XM, Vex, EXx } }, + { "vpaddd", { XM, Vex, EXx }, 0 }, }, /* EVEX_W_0F380C_P_2 */ { - { "vpermilps", { XM, Vex, EXx } }, + { "vpermilps", { XM, Vex, EXx }, 0 }, }, /* EVEX_W_0F380D_P_2 */ { { Bad_Opcode }, - { "vpermilpd", { XM, Vex, EXx } }, + { "vpermilpd", { XM, Vex, EXx }, 0 }, }, /* EVEX_W_0F3810_P_1 */ { - { "vpmovuswb", { EXxmmq, XM } }, + { "vpmovuswb", { EXxmmq, XM }, 0 }, }, /* EVEX_W_0F3810_P_2 */ { { Bad_Opcode }, - { "vpsrlvw", { XM, Vex, EXx } }, + { "vpsrlvw", { XM, Vex, EXx }, 0 }, }, /* EVEX_W_0F3811_P_1 */ { - { "vpmovusdb", { EXxmmqd, XM } }, + { "vpmovusdb", { EXxmmqd, XM }, 0 }, }, /* EVEX_W_0F3811_P_2 */ { { Bad_Opcode }, - { "vpsravw", { XM, Vex, EXx } }, + { "vpsravw", { XM, Vex, EXx }, 0 }, }, /* EVEX_W_0F3812_P_1 */ { - { "vpmovusqb", { EXxmmdw, XM } }, + { "vpmovusqb", { EXxmmdw, XM }, 0 }, }, /* EVEX_W_0F3812_P_2 */ { { Bad_Opcode }, - { "vpsllvw", { XM, Vex, EXx } }, + { "vpsllvw", { XM, Vex, EXx }, 0 }, }, /* EVEX_W_0F3813_P_1 */ { - { "vpmovusdw", { EXxmmq, XM } }, + { "vpmovusdw", { EXxmmq, XM }, 0 }, }, /* EVEX_W_0F3813_P_2 */ { - { "vcvtph2ps", { XM, EXxmmq, EXxEVexS } }, + { "vcvtph2ps", { XM, EXxmmq, EXxEVexS }, 0 }, }, /* EVEX_W_0F3814_P_1 */ { - { "vpmovusqw", { EXxmmqd, XM } }, + { "vpmovusqw", { EXxmmqd, XM }, 0 }, }, /* EVEX_W_0F3815_P_1 */ { - { "vpmovusqd", { EXxmmq, XM } }, + { "vpmovusqd", { EXxmmq, XM }, 0 }, }, /* EVEX_W_0F3818_P_2 */ { - { "vbroadcastss", { XM, EXxmm_md } }, + { "vbroadcastss", { XM, EXxmm_md }, 0 }, }, /* EVEX_W_0F3819_P_2 */ { - { "vbroadcastf32x2", { XM, EXxmm_mq } }, - { "vbroadcastsd", { XM, EXxmm_mq } }, + { "vbroadcastf32x2", { XM, EXxmm_mq }, 0 }, + { "vbroadcastsd", { XM, EXxmm_mq }, 0 }, }, /* EVEX_W_0F381A_P_2 */ { - { "vbroadcastf32x4", { XM, EXxmm } }, - { "vbroadcastf64x2", { XM, EXxmm } }, + { "vbroadcastf32x4", { XM, EXxmm }, 0 }, + { "vbroadcastf64x2", { XM, EXxmm }, 0 }, }, /* EVEX_W_0F381B_P_2 */ { - { "vbroadcastf32x8", { XM, EXxmmq } }, - { "vbroadcastf64x4", { XM, EXymm } }, + { "vbroadcastf32x8", { XM, EXxmmq }, 0 }, + { "vbroadcastf64x4", { XM, EXymm }, 0 }, }, /* EVEX_W_0F381E_P_2 */ { - { "vpabsd", { XM, EXx } }, + { "vpabsd", { XM, EXx }, 0 }, }, /* EVEX_W_0F381F_P_2 */ { { Bad_Opcode }, - { "vpabsq", { XM, EXx } }, + { "vpabsq", { XM, EXx }, 0 }, }, /* EVEX_W_0F3820_P_1 */ { - { "vpmovswb", { EXxmmq, XM } }, + { "vpmovswb", { EXxmmq, XM }, 0 }, }, /* EVEX_W_0F3821_P_1 */ { - { "vpmovsdb", { EXxmmqd, XM } }, + { "vpmovsdb", { EXxmmqd, XM }, 0 }, }, /* EVEX_W_0F3822_P_1 */ { - { "vpmovsqb", { EXxmmdw, XM } }, + { "vpmovsqb", { EXxmmdw, XM }, 0 }, }, /* EVEX_W_0F3823_P_1 */ { - { "vpmovsdw", { EXxmmq, XM } }, + { "vpmovsdw", { EXxmmq, XM }, 0 }, }, /* EVEX_W_0F3824_P_1 */ { - { "vpmovsqw", { EXxmmqd, XM } }, + { "vpmovsqw", { EXxmmqd, XM }, 0 }, }, /* EVEX_W_0F3825_P_1 */ { - { "vpmovsqd", { EXxmmq, XM } }, + { "vpmovsqd", { EXxmmq, XM }, 0 }, }, /* EVEX_W_0F3825_P_2 */ { - { "vpmovsxdq", { XM, EXxmmq } }, + { "vpmovsxdq", { XM, EXxmmq }, 0 }, }, /* EVEX_W_0F3826_P_1 */ { - { "vptestnmb", { XMask, Vex, EXx } }, - { "vptestnmw", { XMask, Vex, EXx } }, + { "vptestnmb", { XMask, Vex, EXx }, 0 }, + { "vptestnmw", { XMask, Vex, EXx }, 0 }, }, /* EVEX_W_0F3826_P_2 */ { - { "vptestmb", { XMask, Vex, EXx } }, - { "vptestmw", { XMask, Vex, EXx } }, + { "vptestmb", { XMask, Vex, EXx }, 0 }, + { "vptestmw", { XMask, Vex, EXx }, 0 }, }, /* EVEX_W_0F3828_P_1 */ { - { "vpmovm2b", { XM, MaskR } }, - { "vpmovm2w", { XM, MaskR } }, + { "vpmovm2b", { XM, MaskR }, 0 }, + { "vpmovm2w", { XM, MaskR }, 0 }, }, /* EVEX_W_0F3828_P_2 */ { { Bad_Opcode }, - { "vpmuldq", { XM, Vex, EXx } }, + { "vpmuldq", { XM, Vex, EXx }, 0 }, }, /* EVEX_W_0F3829_P_1 */ { - { "vpmovb2m", { XMask, EXx } }, - { "vpmovw2m", { XMask, EXx } }, + { "vpmovb2m", { XMask, EXx }, 0 }, + { "vpmovw2m", { XMask, EXx }, 0 }, }, /* EVEX_W_0F3829_P_2 */ { { Bad_Opcode }, - { "vpcmpeqq", { XMask, Vex, EXx } }, + { "vpcmpeqq", { XMask, Vex, EXx }, 0 }, }, /* EVEX_W_0F382A_P_1 */ { { Bad_Opcode }, - { "vpbroadcastmb2q", { XM, MaskR } }, + { "vpbroadcastmb2q", { XM, MaskR }, 0 }, }, /* EVEX_W_0F382A_P_2 */ { - { "vmovntdqa", { XM, EXEvexXNoBcst } }, + { "vmovntdqa", { XM, EXEvexXNoBcst }, 0 }, }, /* EVEX_W_0F382B_P_2 */ { - { "vpackusdw", { XM, Vex, EXx } }, + { "vpackusdw", { XM, Vex, EXx }, 0 }, }, /* EVEX_W_0F3830_P_1 */ { - { "vpmovwb", { EXxmmq, XM } }, + { "vpmovwb", { EXxmmq, XM }, 0 }, }, /* EVEX_W_0F3831_P_1 */ { - { "vpmovdb", { EXxmmqd, XM } }, + { "vpmovdb", { EXxmmqd, XM }, 0 }, }, /* EVEX_W_0F3832_P_1 */ { - { "vpmovqb", { EXxmmdw, XM } }, + { "vpmovqb", { EXxmmdw, XM }, 0 }, }, /* EVEX_W_0F3833_P_1 */ { - { "vpmovdw", { EXxmmq, XM } }, + { "vpmovdw", { EXxmmq, XM }, 0 }, }, /* EVEX_W_0F3834_P_1 */ { - { "vpmovqw", { EXxmmqd, XM } }, + { "vpmovqw", { EXxmmqd, XM }, 0 }, }, /* EVEX_W_0F3835_P_1 */ { - { "vpmovqd", { EXxmmq, XM } }, + { "vpmovqd", { EXxmmq, XM }, 0 }, }, /* EVEX_W_0F3835_P_2 */ { - { "vpmovzxdq", { XM, EXxmmq } }, + { "vpmovzxdq", { XM, EXxmmq }, 0 }, }, /* EVEX_W_0F3837_P_2 */ { { Bad_Opcode }, - { "vpcmpgtq", { XMask, Vex, EXx } }, + { "vpcmpgtq", { XMask, Vex, EXx }, 0 }, }, /* EVEX_W_0F3838_P_1 */ { - { "vpmovm2d", { XM, MaskR } }, - { "vpmovm2q", { XM, MaskR } }, + { "vpmovm2d", { XM, MaskR }, 0 }, + { "vpmovm2q", { XM, MaskR }, 0 }, }, /* EVEX_W_0F3839_P_1 */ { - { "vpmovd2m", { XMask, EXx } }, - { "vpmovq2m", { XMask, EXx } }, + { "vpmovd2m", { XMask, EXx }, 0 }, + { "vpmovq2m", { XMask, EXx }, 0 }, }, /* EVEX_W_0F383A_P_1 */ { - { "vpbroadcastmw2d", { XM, MaskR } }, + { "vpbroadcastmw2d", { XM, MaskR }, 0 }, }, /* EVEX_W_0F3840_P_2 */ { - { "vpmulld", { XM, Vex, EXx } }, - { "vpmullq", { XM, Vex, EXx } }, + { "vpmulld", { XM, Vex, EXx }, 0 }, + { "vpmullq", { XM, Vex, EXx }, 0 }, }, /* EVEX_W_0F3858_P_2 */ { - { "vpbroadcastd", { XM, EXxmm_md } }, + { "vpbroadcastd", { XM, EXxmm_md }, 0 }, }, /* EVEX_W_0F3859_P_2 */ { - { "vbroadcasti32x2", { XM, EXxmm_mq } }, - { "vpbroadcastq", { XM, EXxmm_mq } }, + { "vbroadcasti32x2", { XM, EXxmm_mq }, 0 }, + { "vpbroadcastq", { XM, EXxmm_mq }, 0 }, }, /* EVEX_W_0F385A_P_2 */ { - { "vbroadcasti32x4", { XM, EXxmm } }, - { "vbroadcasti64x2", { XM, EXxmm } }, + { "vbroadcasti32x4", { XM, EXxmm }, 0 }, + { "vbroadcasti64x2", { XM, EXxmm }, 0 }, }, /* EVEX_W_0F385B_P_2 */ { - { "vbroadcasti32x8", { XM, EXxmmq } }, - { "vbroadcasti64x4", { XM, EXymm } }, + { "vbroadcasti32x8", { XM, EXxmmq }, 0 }, + { "vbroadcasti64x4", { XM, EXymm }, 0 }, }, /* EVEX_W_0F3866_P_2 */ { - { "vpblendmb", { XM, Vex, EXx } }, - { "vpblendmw", { XM, Vex, EXx } }, + { "vpblendmb", { XM, Vex, EXx }, 0 }, + { "vpblendmw", { XM, Vex, EXx }, 0 }, }, /* EVEX_W_0F3875_P_2 */ { - { "vpermi2b", { XM, Vex, EXx } }, - { "vpermi2w", { XM, Vex, EXx } }, + { "vpermi2b", { XM, Vex, EXx }, 0 }, + { "vpermi2w", { XM, Vex, EXx }, 0 }, }, /* EVEX_W_0F3878_P_2 */ { - { "vpbroadcastb", { XM, EXxmm_mb } }, + { "vpbroadcastb", { XM, EXxmm_mb }, 0 }, }, /* EVEX_W_0F3879_P_2 */ { - { "vpbroadcastw", { XM, EXxmm_mw } }, + { "vpbroadcastw", { XM, EXxmm_mw }, 0 }, }, /* EVEX_W_0F387A_P_2 */ { - { "vpbroadcastb", { XM, Rd } }, + { "vpbroadcastb", { XM, Rd }, 0 }, }, /* EVEX_W_0F387B_P_2 */ { - { "vpbroadcastw", { XM, Rd } }, + { "vpbroadcastw", { XM, Rd }, 0 }, }, /* EVEX_W_0F387D_P_2 */ { - { "vpermt2b", { XM, Vex, EXx } }, - { "vpermt2w", { XM, Vex, EXx } }, + { "vpermt2b", { XM, Vex, EXx }, 0 }, + { "vpermt2w", { XM, Vex, EXx }, 0 }, }, /* EVEX_W_0F3883_P_2 */ { { Bad_Opcode }, - { "vpmultishiftqb", { XM, Vex, EXx } }, + { "vpmultishiftqb", { XM, Vex, EXx }, 0 }, }, /* EVEX_W_0F388D_P_2 */ { - { "vpermb", { XM, Vex, EXx } }, - { "vpermw", { XM, Vex, EXx } }, + { "vpermb", { XM, Vex, EXx }, 0 }, + { "vpermw", { XM, Vex, EXx }, 0 }, }, /* EVEX_W_0F3891_P_2 */ { - { "vpgatherqd", { XMxmmq, MVexVSIBQDWpX } }, - { "vpgatherqq", { XM, MVexVSIBQWpX } }, + { "vpgatherqd", { XMxmmq, MVexVSIBQDWpX }, 0 }, + { "vpgatherqq", { XM, MVexVSIBQWpX }, 0 }, }, /* EVEX_W_0F3893_P_2 */ { - { "vgatherqps", { XMxmmq, MVexVSIBQDWpX } }, - { "vgatherqpd", { XM, MVexVSIBQWpX } }, + { "vgatherqps", { XMxmmq, MVexVSIBQDWpX }, 0 }, + { "vgatherqpd", { XM, MVexVSIBQWpX }, 0 }, }, /* EVEX_W_0F38A1_P_2 */ { - { "vpscatterqd", { MVexVSIBQDWpX, XMxmmq } }, - { "vpscatterqq", { MVexVSIBQWpX, XM } }, + { "vpscatterqd", { MVexVSIBQDWpX, XMxmmq }, 0 }, + { "vpscatterqq", { MVexVSIBQWpX, XM }, 0 }, }, /* EVEX_W_0F38A3_P_2 */ { - { "vscatterqps", { MVexVSIBQDWpX, XMxmmq } }, - { "vscatterqpd", { MVexVSIBQWpX, XM } }, + { "vscatterqps", { MVexVSIBQDWpX, XMxmmq }, 0 }, + { "vscatterqpd", { MVexVSIBQWpX, XM }, 0 }, }, /* EVEX_W_0F38C7_R_1_P_2 */ { - { "vgatherpf0qps", { MVexVSIBDQWpX } }, - { "vgatherpf0qpd", { MVexVSIBQWpX } }, + { "vgatherpf0qps", { MVexVSIBDQWpX }, 0 }, + { "vgatherpf0qpd", { MVexVSIBQWpX }, 0 }, }, /* EVEX_W_0F38C7_R_2_P_2 */ { - { "vgatherpf1qps", { MVexVSIBDQWpX } }, - { "vgatherpf1qpd", { MVexVSIBQWpX } }, + { "vgatherpf1qps", { MVexVSIBDQWpX }, 0 }, + { "vgatherpf1qpd", { MVexVSIBQWpX }, 0 }, }, /* EVEX_W_0F38C7_R_5_P_2 */ { - { "vscatterpf0qps", { MVexVSIBDQWpX } }, - { "vscatterpf0qpd", { MVexVSIBQWpX } }, + { "vscatterpf0qps", { MVexVSIBDQWpX }, 0 }, + { "vscatterpf0qpd", { MVexVSIBQWpX }, 0 }, }, /* EVEX_W_0F38C7_R_6_P_2 */ { - { "vscatterpf1qps", { MVexVSIBDQWpX } }, - { "vscatterpf1qpd", { MVexVSIBQWpX } }, + { "vscatterpf1qps", { MVexVSIBDQWpX }, 0 }, + { "vscatterpf1qpd", { MVexVSIBQWpX }, 0 }, }, /* EVEX_W_0F3A00_P_2 */ { { Bad_Opcode }, - { "vpermq", { XM, EXx, Ib } }, + { "vpermq", { XM, EXx, Ib }, 0 }, }, /* EVEX_W_0F3A01_P_2 */ { { Bad_Opcode }, - { "vpermpd", { XM, EXx, Ib } }, + { "vpermpd", { XM, EXx, Ib }, 0 }, }, /* EVEX_W_0F3A04_P_2 */ { - { "vpermilps", { XM, EXx, Ib } }, + { "vpermilps", { XM, EXx, Ib }, 0 }, }, /* EVEX_W_0F3A05_P_2 */ { { Bad_Opcode }, - { "vpermilpd", { XM, EXx, Ib } }, + { "vpermilpd", { XM, EXx, Ib }, 0 }, }, /* EVEX_W_0F3A08_P_2 */ { - { "vrndscaleps", { XM, EXx, EXxEVexS, Ib } }, + { "vrndscaleps", { XM, EXx, EXxEVexS, Ib }, 0 }, }, /* EVEX_W_0F3A09_P_2 */ { { Bad_Opcode }, - { "vrndscalepd", { XM, EXx, EXxEVexS, Ib } }, + { "vrndscalepd", { XM, EXx, EXxEVexS, Ib }, 0 }, }, /* EVEX_W_0F3A0A_P_2 */ { - { "vrndscaless", { XMScalar, VexScalar, EXxmm_md, EXxEVexS, Ib } }, + { "vrndscaless", { XMScalar, VexScalar, EXxmm_md, EXxEVexS, Ib }, 0 }, }, /* EVEX_W_0F3A0B_P_2 */ { { Bad_Opcode }, - { "vrndscalesd", { XMScalar, VexScalar, EXxmm_mq, EXxEVexS, Ib } }, + { "vrndscalesd", { XMScalar, VexScalar, EXxmm_mq, EXxEVexS, Ib }, 0 }, }, /* EVEX_W_0F3A16_P_2 */ { - { "vpextrd", { Edqd, XM, Ib } }, - { "vpextrq", { Eq, XM, Ib } }, + { "vpextrd", { Edqd, XM, Ib }, 0 }, + { "vpextrq", { Eq, XM, Ib }, 0 }, }, /* EVEX_W_0F3A18_P_2 */ { - { "vinsertf32x4", { XM, Vex, EXxmm, Ib } }, - { "vinsertf64x2", { XM, Vex, EXxmm, Ib } }, + { "vinsertf32x4", { XM, Vex, EXxmm, Ib }, 0 }, + { "vinsertf64x2", { XM, Vex, EXxmm, Ib }, 0 }, }, /* EVEX_W_0F3A19_P_2 */ { - { "vextractf32x4", { EXxmm, XM, Ib } }, - { "vextractf64x2", { EXxmm, XM, Ib } }, + { "vextractf32x4", { EXxmm, XM, Ib }, 0 }, + { "vextractf64x2", { EXxmm, XM, Ib }, 0 }, }, /* EVEX_W_0F3A1A_P_2 */ { - { "vinsertf32x8", { XM, Vex, EXxmmq, Ib } }, - { "vinsertf64x4", { XM, Vex, EXxmmq, Ib } }, + { "vinsertf32x8", { XM, Vex, EXxmmq, Ib }, 0 }, + { "vinsertf64x4", { XM, Vex, EXxmmq, Ib }, 0 }, }, /* EVEX_W_0F3A1B_P_2 */ { - { "vextractf32x8", { EXxmmq, XM, Ib } }, - { "vextractf64x4", { EXxmmq, XM, Ib } }, + { "vextractf32x8", { EXxmmq, XM, Ib }, 0 }, + { "vextractf64x4", { EXxmmq, XM, Ib }, 0 }, }, /* EVEX_W_0F3A1D_P_2 */ { - { "vcvtps2ph", { EXxmmq, XM, EXxEVexS, Ib } }, + { "vcvtps2ph", { EXxmmq, XM, EXxEVexS, Ib }, 0 }, }, /* EVEX_W_0F3A21_P_2 */ { - { "vinsertps", { XMM, Vex, EXxmm_md, Ib } }, + { "vinsertps", { XMM, Vex, EXxmm_md, Ib }, 0 }, }, /* EVEX_W_0F3A22_P_2 */ { - { "vpinsrd", { XM, Vex128, Edqd, Ib } }, - { "vpinsrq", { XM, Vex128, Eq, Ib } }, + { "vpinsrd", { XM, Vex128, Edqd, Ib }, 0 }, + { "vpinsrq", { XM, Vex128, Eq, Ib }, 0 }, }, /* EVEX_W_0F3A23_P_2 */ { - { "vshuff32x4", { XM, Vex, EXx, Ib } }, - { "vshuff64x2", { XM, Vex, EXx, Ib } }, + { "vshuff32x4", { XM, Vex, EXx, Ib }, 0 }, + { "vshuff64x2", { XM, Vex, EXx, Ib }, 0 }, }, /* EVEX_W_0F3A38_P_2 */ { - { "vinserti32x4", { XM, Vex, EXxmm, Ib } }, - { "vinserti64x2", { XM, Vex, EXxmm, Ib } }, + { "vinserti32x4", { XM, Vex, EXxmm, Ib }, 0 }, + { "vinserti64x2", { XM, Vex, EXxmm, Ib }, 0 }, }, /* EVEX_W_0F3A39_P_2 */ { - { "vextracti32x4", { EXxmm, XM, Ib } }, - { "vextracti64x2", { EXxmm, XM, Ib } }, + { "vextracti32x4", { EXxmm, XM, Ib }, 0 }, + { "vextracti64x2", { EXxmm, XM, Ib }, 0 }, }, /* EVEX_W_0F3A3A_P_2 */ { - { "vinserti32x8", { XM, Vex, EXxmmq, Ib } }, - { "vinserti64x4", { XM, Vex, EXxmmq, Ib } }, + { "vinserti32x8", { XM, Vex, EXxmmq, Ib }, 0 }, + { "vinserti64x4", { XM, Vex, EXxmmq, Ib }, 0 }, }, /* EVEX_W_0F3A3B_P_2 */ { - { "vextracti32x8", { EXxmmq, XM, Ib } }, - { "vextracti64x4", { EXxmmq, XM, Ib } }, + { "vextracti32x8", { EXxmmq, XM, Ib }, 0 }, + { "vextracti64x4", { EXxmmq, XM, Ib }, 0 }, }, /* EVEX_W_0F3A3E_P_2 */ { - { "vpcmpub", { XMask, Vex, EXx, Ib } }, - { "vpcmpuw", { XMask, Vex, EXx, Ib } }, + { "vpcmpub", { XMask, Vex, EXx, Ib }, 0 }, + { "vpcmpuw", { XMask, Vex, EXx, Ib }, 0 }, }, /* EVEX_W_0F3A3F_P_2 */ { - { "vpcmpb", { XMask, Vex, EXx, Ib } }, - { "vpcmpw", { XMask, Vex, EXx, Ib } }, + { "vpcmpb", { XMask, Vex, EXx, Ib }, 0 }, + { "vpcmpw", { XMask, Vex, EXx, Ib }, 0 }, }, /* EVEX_W_0F3A42_P_2 */ { - { "vdbpsadbw", { XM, Vex, EXx, Ib } }, + { "vdbpsadbw", { XM, Vex, EXx, Ib }, 0 }, }, /* EVEX_W_0F3A43_P_2 */ { - { "vshufi32x4", { XM, Vex, EXx, Ib } }, - { "vshufi64x2", { XM, Vex, EXx, Ib } }, + { "vshufi32x4", { XM, Vex, EXx, Ib }, 0 }, + { "vshufi64x2", { XM, Vex, EXx, Ib }, 0 }, }, /* EVEX_W_0F3A50_P_2 */ { - { "vrangeps", { XM, Vex, EXx, EXxEVexS, Ib } }, - { "vrangepd", { XM, Vex, EXx, EXxEVexS, Ib } }, + { "vrangeps", { XM, Vex, EXx, EXxEVexS, Ib }, 0 }, + { "vrangepd", { XM, Vex, EXx, EXxEVexS, Ib }, 0 }, }, /* EVEX_W_0F3A51_P_2 */ { - { "vrangess", { XMScalar, VexScalar, EXxmm_md, EXxEVexS, Ib } }, - { "vrangesd", { XMScalar, VexScalar, EXxmm_mq, EXxEVexS, Ib } }, + { "vrangess", { XMScalar, VexScalar, EXxmm_md, EXxEVexS, Ib }, 0 }, + { "vrangesd", { XMScalar, VexScalar, EXxmm_mq, EXxEVexS, Ib }, 0 }, }, /* EVEX_W_0F3A56_P_2 */ { - { "vreduceps", { XM, EXx, EXxEVexS, Ib } }, - { "vreducepd", { XM, EXx, EXxEVexS, Ib } }, + { "vreduceps", { XM, EXx, EXxEVexS, Ib }, 0 }, + { "vreducepd", { XM, EXx, EXxEVexS, Ib }, 0 }, }, /* EVEX_W_0F3A57_P_2 */ { - { "vreducess", { XMScalar, VexScalar, EXxmm_md, EXxEVexS, Ib } }, - { "vreducesd", { XMScalar, VexScalar, EXxmm_mq, EXxEVexS, Ib } }, + { "vreducess", { XMScalar, VexScalar, EXxmm_md, EXxEVexS, Ib }, 0 }, + { "vreducesd", { XMScalar, VexScalar, EXxmm_mq, EXxEVexS, Ib }, 0 }, }, /* EVEX_W_0F3A66_P_2 */ { - { "vfpclassps", { XMask, EXx, Ib } }, - { "vfpclasspd", { XMask, EXx, Ib } }, + { "vfpclassps", { XMask, EXx, Ib }, 0 }, + { "vfpclasspd", { XMask, EXx, Ib }, 0 }, }, /* EVEX_W_0F3A67_P_2 */ { - { "vfpclassss", { XMask, EXxmm_md, Ib } }, - { "vfpclasssd", { XMask, EXxmm_mq, Ib } }, + { "vfpclassss", { XMask, EXxmm_md, Ib }, 0 }, + { "vfpclasssd", { XMask, EXxmm_mq, Ib }, 0 }, }, #endif /* NEED_VEX_W_TABLE */ #ifdef NEED_MOD_TABLE diff --git a/opcodes/i386-dis.c b/opcodes/i386-dis.c index 3ff9db0..740b800 100644 --- a/opcodes/i386-dis.c +++ b/opcodes/i386-dis.c @@ -221,8 +221,25 @@ fetch_data (struct disassemble_info *info, bfd_byte *addr) return 1; } +/* Possible values for prefix requirement. */ +#define PREFIX_MANDATORY_REPZ PREFIX_REPZ +#define PREFIX_MANDATORY_REPNZ PREFIX_REPNZ +#define PREFIX_MANDATORY_DATA PREFIX_DATA +#define PREFIX_MANDATORY_ADDR PREFIX_ADDR +#define PREFIX_MANDATORY_LOCK PREFIX_LOCK +#define PREFIX_UD_SHIFT 16 +#define PREFIX_UD_REPZ (PREFIX_MANDATORY_REPZ << PREFIX_UD_SHIFT) +#define PREFIX_UD_REPNZ (PREFIX_MANDATORY_REPNZ << PREFIX_UD_SHIFT) +#define PREFIX_UD_DATA (PREFIX_MANDATORY_DATA << PREFIX_UD_SHIFT) +#define PREFIX_UD_ADDR (PREFIX_MANDATORY_ADDR << PREFIX_UD_SHIFT) +#define PREFIX_UD_LOCK (PREFIX_MANDATORY_LOCK << PREFIX_UD_SHIFT) + +#define PREFIX_MANDATORY (PREFIX_MANDATORY_REPZ \ + | PREFIX_MANDATORY_REPNZ \ + | PREFIX_MANDATORY_DATA) + #define XX { NULL, 0 } -#define Bad_Opcode NULL, { { NULL, 0 } } +#define Bad_Opcode NULL, { { NULL, 0 } }, PREFIX_MANDATORY #define Eb { OP_E, b_mode } #define Ebnd { OP_E, bnd_mode } @@ -663,15 +680,17 @@ enum USE_EVEX_TABLE }; -#define FLOAT NULL, { { NULL, FLOATCODE } } +#define FLOAT NULL, { { NULL, FLOATCODE } }, 0 -#define DIS386(T, I) NULL, { { NULL, (T)}, { NULL, (I) } } +#define DIS386(T, I) NULL, { { NULL, (T)}, { NULL, (I) } }, 0 +#define DIS386_PREFIX(T, I, P) NULL, { { NULL, (T)}, { NULL, (I) } }, P #define REG_TABLE(I) DIS386 (USE_REG_TABLE, (I)) #define MOD_TABLE(I) DIS386 (USE_MOD_TABLE, (I)) #define RM_TABLE(I) DIS386 (USE_RM_TABLE, (I)) #define PREFIX_TABLE(I) DIS386 (USE_PREFIX_TABLE, (I)) #define X86_64_TABLE(I) DIS386 (USE_X86_64_TABLE, (I)) #define THREE_BYTE_TABLE(I) DIS386 (USE_3BYTE_TABLE, (I)) +#define THREE_BYTE_TABLE_PREFIX(I, P) DIS386_PREFIX (USE_3BYTE_TABLE, (I), P) #define XOP_8F_TABLE(I) DIS386 (USE_XOP_8F_TABLE, (I)) #define VEX_C4_TABLE(I) DIS386 (USE_VEX_C4_TABLE, (I)) #define VEX_C5_TABLE(I) DIS386 (USE_VEX_C5_TABLE, (I)) @@ -2351,6 +2370,7 @@ struct dis386 { op_rtn rtn; int bytemode; } op[MAX_OPERANDS]; + unsigned int prefix_requirement; }; /* Upper case letters in the instruction names here are macros. @@ -2411,113 +2431,113 @@ struct dis386 { static const struct dis386 dis386[] = { /* 00 */ - { "addB", { Ebh1, Gb } }, - { "addS", { Evh1, Gv } }, - { "addB", { Gb, EbS } }, - { "addS", { Gv, EvS } }, - { "addB", { AL, Ib } }, - { "addS", { eAX, Iv } }, + { "addB", { Ebh1, Gb }, 0 }, + { "addS", { Evh1, Gv }, 0 }, + { "addB", { Gb, EbS }, 0 }, + { "addS", { Gv, EvS }, 0 }, + { "addB", { AL, Ib }, 0 }, + { "addS", { eAX, Iv }, 0 }, { X86_64_TABLE (X86_64_06) }, { X86_64_TABLE (X86_64_07) }, /* 08 */ - { "orB", { Ebh1, Gb } }, - { "orS", { Evh1, Gv } }, - { "orB", { Gb, EbS } }, - { "orS", { Gv, EvS } }, - { "orB", { AL, Ib } }, - { "orS", { eAX, Iv } }, + { "orB", { Ebh1, Gb }, 0 }, + { "orS", { Evh1, Gv }, 0 }, + { "orB", { Gb, EbS }, 0 }, + { "orS", { Gv, EvS }, 0 }, + { "orB", { AL, Ib }, 0 }, + { "orS", { eAX, Iv }, 0 }, { X86_64_TABLE (X86_64_0D) }, { Bad_Opcode }, /* 0x0f extended opcode escape */ /* 10 */ - { "adcB", { Ebh1, Gb } }, - { "adcS", { Evh1, Gv } }, - { "adcB", { Gb, EbS } }, - { "adcS", { Gv, EvS } }, - { "adcB", { AL, Ib } }, - { "adcS", { eAX, Iv } }, + { "adcB", { Ebh1, Gb }, 0 }, + { "adcS", { Evh1, Gv }, 0 }, + { "adcB", { Gb, EbS }, 0 }, + { "adcS", { Gv, EvS }, 0 }, + { "adcB", { AL, Ib }, 0 }, + { "adcS", { eAX, Iv }, 0 }, { X86_64_TABLE (X86_64_16) }, { X86_64_TABLE (X86_64_17) }, /* 18 */ - { "sbbB", { Ebh1, Gb } }, - { "sbbS", { Evh1, Gv } }, - { "sbbB", { Gb, EbS } }, - { "sbbS", { Gv, EvS } }, - { "sbbB", { AL, Ib } }, - { "sbbS", { eAX, Iv } }, + { "sbbB", { Ebh1, Gb }, 0 }, + { "sbbS", { Evh1, Gv }, 0 }, + { "sbbB", { Gb, EbS }, 0 }, + { "sbbS", { Gv, EvS }, 0 }, + { "sbbB", { AL, Ib }, 0 }, + { "sbbS", { eAX, Iv }, 0 }, { X86_64_TABLE (X86_64_1E) }, { X86_64_TABLE (X86_64_1F) }, /* 20 */ - { "andB", { Ebh1, Gb } }, - { "andS", { Evh1, Gv } }, - { "andB", { Gb, EbS } }, - { "andS", { Gv, EvS } }, - { "andB", { AL, Ib } }, - { "andS", { eAX, Iv } }, + { "andB", { Ebh1, Gb }, 0 }, + { "andS", { Evh1, Gv }, 0 }, + { "andB", { Gb, EbS }, 0 }, + { "andS", { Gv, EvS }, 0 }, + { "andB", { AL, Ib }, 0 }, + { "andS", { eAX, Iv }, 0 }, { Bad_Opcode }, /* SEG ES prefix */ { X86_64_TABLE (X86_64_27) }, /* 28 */ - { "subB", { Ebh1, Gb } }, - { "subS", { Evh1, Gv } }, - { "subB", { Gb, EbS } }, - { "subS", { Gv, EvS } }, - { "subB", { AL, Ib } }, - { "subS", { eAX, Iv } }, + { "subB", { Ebh1, Gb }, 0 }, + { "subS", { Evh1, Gv }, 0 }, + { "subB", { Gb, EbS }, 0 }, + { "subS", { Gv, EvS }, 0 }, + { "subB", { AL, Ib }, 0 }, + { "subS", { eAX, Iv }, 0 }, { Bad_Opcode }, /* SEG CS prefix */ { X86_64_TABLE (X86_64_2F) }, /* 30 */ - { "xorB", { Ebh1, Gb } }, - { "xorS", { Evh1, Gv } }, - { "xorB", { Gb, EbS } }, - { "xorS", { Gv, EvS } }, - { "xorB", { AL, Ib } }, - { "xorS", { eAX, Iv } }, + { "xorB", { Ebh1, Gb }, 0 }, + { "xorS", { Evh1, Gv }, 0 }, + { "xorB", { Gb, EbS }, 0 }, + { "xorS", { Gv, EvS }, 0 }, + { "xorB", { AL, Ib }, 0 }, + { "xorS", { eAX, Iv }, 0 }, { Bad_Opcode }, /* SEG SS prefix */ { X86_64_TABLE (X86_64_37) }, /* 38 */ - { "cmpB", { Eb, Gb } }, - { "cmpS", { Ev, Gv } }, - { "cmpB", { Gb, EbS } }, - { "cmpS", { Gv, EvS } }, - { "cmpB", { AL, Ib } }, - { "cmpS", { eAX, Iv } }, + { "cmpB", { Eb, Gb }, 0 }, + { "cmpS", { Ev, Gv }, 0 }, + { "cmpB", { Gb, EbS }, 0 }, + { "cmpS", { Gv, EvS }, 0 }, + { "cmpB", { AL, Ib }, 0 }, + { "cmpS", { eAX, Iv }, 0 }, { Bad_Opcode }, /* SEG DS prefix */ { X86_64_TABLE (X86_64_3F) }, /* 40 */ - { "inc{S|}", { RMeAX } }, - { "inc{S|}", { RMeCX } }, - { "inc{S|}", { RMeDX } }, - { "inc{S|}", { RMeBX } }, - { "inc{S|}", { RMeSP } }, - { "inc{S|}", { RMeBP } }, - { "inc{S|}", { RMeSI } }, - { "inc{S|}", { RMeDI } }, + { "inc{S|}", { RMeAX }, 0 }, + { "inc{S|}", { RMeCX }, 0 }, + { "inc{S|}", { RMeDX }, 0 }, + { "inc{S|}", { RMeBX }, 0 }, + { "inc{S|}", { RMeSP }, 0 }, + { "inc{S|}", { RMeBP }, 0 }, + { "inc{S|}", { RMeSI }, 0 }, + { "inc{S|}", { RMeDI }, 0 }, /* 48 */ - { "dec{S|}", { RMeAX } }, - { "dec{S|}", { RMeCX } }, - { "dec{S|}", { RMeDX } }, - { "dec{S|}", { RMeBX } }, - { "dec{S|}", { RMeSP } }, - { "dec{S|}", { RMeBP } }, - { "dec{S|}", { RMeSI } }, - { "dec{S|}", { RMeDI } }, + { "dec{S|}", { RMeAX }, 0 }, + { "dec{S|}", { RMeCX }, 0 }, + { "dec{S|}", { RMeDX }, 0 }, + { "dec{S|}", { RMeBX }, 0 }, + { "dec{S|}", { RMeSP }, 0 }, + { "dec{S|}", { RMeBP }, 0 }, + { "dec{S|}", { RMeSI }, 0 }, + { "dec{S|}", { RMeDI }, 0 }, /* 50 */ - { "pushV", { RMrAX } }, - { "pushV", { RMrCX } }, - { "pushV", { RMrDX } }, - { "pushV", { RMrBX } }, - { "pushV", { RMrSP } }, - { "pushV", { RMrBP } }, - { "pushV", { RMrSI } }, - { "pushV", { RMrDI } }, + { "pushV", { RMrAX }, 0 }, + { "pushV", { RMrCX }, 0 }, + { "pushV", { RMrDX }, 0 }, + { "pushV", { RMrBX }, 0 }, + { "pushV", { RMrSP }, 0 }, + { "pushV", { RMrBP }, 0 }, + { "pushV", { RMrSI }, 0 }, + { "pushV", { RMrDI }, 0 }, /* 58 */ - { "popV", { RMrAX } }, - { "popV", { RMrCX } }, - { "popV", { RMrDX } }, - { "popV", { RMrBX } }, - { "popV", { RMrSP } }, - { "popV", { RMrBP } }, - { "popV", { RMrSI } }, - { "popV", { RMrDI } }, + { "popV", { RMrAX }, 0 }, + { "popV", { RMrCX }, 0 }, + { "popV", { RMrDX }, 0 }, + { "popV", { RMrBX }, 0 }, + { "popV", { RMrSP }, 0 }, + { "popV", { RMrBP }, 0 }, + { "popV", { RMrSI }, 0 }, + { "popV", { RMrDI }, 0 }, /* 60 */ { X86_64_TABLE (X86_64_60) }, { X86_64_TABLE (X86_64_61) }, @@ -2528,122 +2548,122 @@ static const struct dis386 dis386[] = { { Bad_Opcode }, /* op size prefix */ { Bad_Opcode }, /* adr size prefix */ /* 68 */ - { "pushT", { sIv } }, - { "imulS", { Gv, Ev, Iv } }, - { "pushT", { sIbT } }, - { "imulS", { Gv, Ev, sIb } }, - { "ins{b|}", { Ybr, indirDX } }, + { "pushT", { sIv }, 0 }, + { "imulS", { Gv, Ev, Iv }, 0 }, + { "pushT", { sIbT }, 0 }, + { "imulS", { Gv, Ev, sIb }, 0 }, + { "ins{b|}", { Ybr, indirDX }, 0 }, { X86_64_TABLE (X86_64_6D) }, - { "outs{b|}", { indirDXr, Xb } }, + { "outs{b|}", { indirDXr, Xb }, 0 }, { X86_64_TABLE (X86_64_6F) }, /* 70 */ - { "joH", { Jb, BND, cond_jump_flag } }, - { "jnoH", { Jb, BND, cond_jump_flag } }, - { "jbH", { Jb, BND, cond_jump_flag } }, - { "jaeH", { Jb, BND, cond_jump_flag } }, - { "jeH", { Jb, BND, cond_jump_flag } }, - { "jneH", { Jb, BND, cond_jump_flag } }, - { "jbeH", { Jb, BND, cond_jump_flag } }, - { "jaH", { Jb, BND, cond_jump_flag } }, + { "joH", { Jb, BND, cond_jump_flag }, 0 }, + { "jnoH", { Jb, BND, cond_jump_flag }, 0 }, + { "jbH", { Jb, BND, cond_jump_flag }, 0 }, + { "jaeH", { Jb, BND, cond_jump_flag }, 0 }, + { "jeH", { Jb, BND, cond_jump_flag }, 0 }, + { "jneH", { Jb, BND, cond_jump_flag }, 0 }, + { "jbeH", { Jb, BND, cond_jump_flag }, 0 }, + { "jaH", { Jb, BND, cond_jump_flag }, 0 }, /* 78 */ - { "jsH", { Jb, BND, cond_jump_flag } }, - { "jnsH", { Jb, BND, cond_jump_flag } }, - { "jpH", { Jb, BND, cond_jump_flag } }, - { "jnpH", { Jb, BND, cond_jump_flag } }, - { "jlH", { Jb, BND, cond_jump_flag } }, - { "jgeH", { Jb, BND, cond_jump_flag } }, - { "jleH", { Jb, BND, cond_jump_flag } }, - { "jgH", { Jb, BND, cond_jump_flag } }, + { "jsH", { Jb, BND, cond_jump_flag }, 0 }, + { "jnsH", { Jb, BND, cond_jump_flag }, 0 }, + { "jpH", { Jb, BND, cond_jump_flag }, 0 }, + { "jnpH", { Jb, BND, cond_jump_flag }, 0 }, + { "jlH", { Jb, BND, cond_jump_flag }, 0 }, + { "jgeH", { Jb, BND, cond_jump_flag }, 0 }, + { "jleH", { Jb, BND, cond_jump_flag }, 0 }, + { "jgH", { Jb, BND, cond_jump_flag }, 0 }, /* 80 */ { REG_TABLE (REG_80) }, { REG_TABLE (REG_81) }, { Bad_Opcode }, { REG_TABLE (REG_82) }, - { "testB", { Eb, Gb } }, - { "testS", { Ev, Gv } }, - { "xchgB", { Ebh2, Gb } }, - { "xchgS", { Evh2, Gv } }, + { "testB", { Eb, Gb }, 0 }, + { "testS", { Ev, Gv }, 0 }, + { "xchgB", { Ebh2, Gb }, 0 }, + { "xchgS", { Evh2, Gv }, 0 }, /* 88 */ - { "movB", { Ebh3, Gb } }, - { "movS", { Evh3, Gv } }, - { "movB", { Gb, EbS } }, - { "movS", { Gv, EvS } }, - { "movD", { Sv, Sw } }, + { "movB", { Ebh3, Gb }, 0 }, + { "movS", { Evh3, Gv }, 0 }, + { "movB", { Gb, EbS }, 0 }, + { "movS", { Gv, EvS }, 0 }, + { "movD", { Sv, Sw }, 0 }, { MOD_TABLE (MOD_8D) }, - { "movD", { Sw, Sv } }, + { "movD", { Sw, Sv }, 0 }, { REG_TABLE (REG_8F) }, /* 90 */ { PREFIX_TABLE (PREFIX_90) }, - { "xchgS", { RMeCX, eAX } }, - { "xchgS", { RMeDX, eAX } }, - { "xchgS", { RMeBX, eAX } }, - { "xchgS", { RMeSP, eAX } }, - { "xchgS", { RMeBP, eAX } }, - { "xchgS", { RMeSI, eAX } }, - { "xchgS", { RMeDI, eAX } }, + { "xchgS", { RMeCX, eAX }, 0 }, + { "xchgS", { RMeDX, eAX }, 0 }, + { "xchgS", { RMeBX, eAX }, 0 }, + { "xchgS", { RMeSP, eAX }, 0 }, + { "xchgS", { RMeBP, eAX }, 0 }, + { "xchgS", { RMeSI, eAX }, 0 }, + { "xchgS", { RMeDI, eAX }, 0 }, /* 98 */ - { "cW{t|}R", { XX } }, - { "cR{t|}O", { XX } }, + { "cW{t|}R", { XX }, 0 }, + { "cR{t|}O", { XX }, 0 }, { X86_64_TABLE (X86_64_9A) }, { Bad_Opcode }, /* fwait */ - { "pushfT", { XX } }, - { "popfT", { XX } }, - { "sahf", { XX } }, - { "lahf", { XX } }, + { "pushfT", { XX }, 0 }, + { "popfT", { XX }, 0 }, + { "sahf", { XX }, 0 }, + { "lahf", { XX }, 0 }, /* a0 */ - { "mov%LB", { AL, Ob } }, - { "mov%LS", { eAX, Ov } }, - { "mov%LB", { Ob, AL } }, - { "mov%LS", { Ov, eAX } }, - { "movs{b|}", { Ybr, Xb } }, - { "movs{R|}", { Yvr, Xv } }, - { "cmps{b|}", { Xb, Yb } }, - { "cmps{R|}", { Xv, Yv } }, + { "mov%LB", { AL, Ob }, 0 }, + { "mov%LS", { eAX, Ov }, 0 }, + { "mov%LB", { Ob, AL }, 0 }, + { "mov%LS", { Ov, eAX }, 0 }, + { "movs{b|}", { Ybr, Xb }, 0 }, + { "movs{R|}", { Yvr, Xv }, 0 }, + { "cmps{b|}", { Xb, Yb }, 0 }, + { "cmps{R|}", { Xv, Yv }, 0 }, /* a8 */ - { "testB", { AL, Ib } }, - { "testS", { eAX, Iv } }, - { "stosB", { Ybr, AL } }, - { "stosS", { Yvr, eAX } }, - { "lodsB", { ALr, Xb } }, - { "lodsS", { eAXr, Xv } }, - { "scasB", { AL, Yb } }, - { "scasS", { eAX, Yv } }, + { "testB", { AL, Ib }, 0 }, + { "testS", { eAX, Iv }, 0 }, + { "stosB", { Ybr, AL }, 0 }, + { "stosS", { Yvr, eAX }, 0 }, + { "lodsB", { ALr, Xb }, 0 }, + { "lodsS", { eAXr, Xv }, 0 }, + { "scasB", { AL, Yb }, 0 }, + { "scasS", { eAX, Yv }, 0 }, /* b0 */ - { "movB", { RMAL, Ib } }, - { "movB", { RMCL, Ib } }, - { "movB", { RMDL, Ib } }, - { "movB", { RMBL, Ib } }, - { "movB", { RMAH, Ib } }, - { "movB", { RMCH, Ib } }, - { "movB", { RMDH, Ib } }, - { "movB", { RMBH, Ib } }, + { "movB", { RMAL, Ib }, 0 }, + { "movB", { RMCL, Ib }, 0 }, + { "movB", { RMDL, Ib }, 0 }, + { "movB", { RMBL, Ib }, 0 }, + { "movB", { RMAH, Ib }, 0 }, + { "movB", { RMCH, Ib }, 0 }, + { "movB", { RMDH, Ib }, 0 }, + { "movB", { RMBH, Ib }, 0 }, /* b8 */ - { "mov%LV", { RMeAX, Iv64 } }, - { "mov%LV", { RMeCX, Iv64 } }, - { "mov%LV", { RMeDX, Iv64 } }, - { "mov%LV", { RMeBX, Iv64 } }, - { "mov%LV", { RMeSP, Iv64 } }, - { "mov%LV", { RMeBP, Iv64 } }, - { "mov%LV", { RMeSI, Iv64 } }, - { "mov%LV", { RMeDI, Iv64 } }, + { "mov%LV", { RMeAX, Iv64 }, 0 }, + { "mov%LV", { RMeCX, Iv64 }, 0 }, + { "mov%LV", { RMeDX, Iv64 }, 0 }, + { "mov%LV", { RMeBX, Iv64 }, 0 }, + { "mov%LV", { RMeSP, Iv64 }, 0 }, + { "mov%LV", { RMeBP, Iv64 }, 0 }, + { "mov%LV", { RMeSI, Iv64 }, 0 }, + { "mov%LV", { RMeDI, Iv64 }, 0 }, /* c0 */ { REG_TABLE (REG_C0) }, { REG_TABLE (REG_C1) }, - { "retT", { Iw, BND } }, - { "retT", { BND } }, + { "retT", { Iw, BND }, 0 }, + { "retT", { BND }, 0 }, { X86_64_TABLE (X86_64_C4) }, { X86_64_TABLE (X86_64_C5) }, { REG_TABLE (REG_C6) }, { REG_TABLE (REG_C7) }, /* c8 */ - { "enterT", { Iw, Ib } }, - { "leaveT", { XX } }, - { "Jret{|f}P", { Iw } }, - { "Jret{|f}P", { XX } }, - { "int3", { XX } }, - { "int", { Ib } }, + { "enterT", { Iw, Ib }, 0 }, + { "leaveT", { XX }, 0 }, + { "Jret{|f}P", { Iw }, 0 }, + { "Jret{|f}P", { XX }, 0 }, + { "int3", { XX }, 0 }, + { "int", { Ib }, 0 }, { X86_64_TABLE (X86_64_CE) }, - { "iret%LP", { XX } }, + { "iret%LP", { XX }, 0 }, /* d0 */ { REG_TABLE (REG_D0) }, { REG_TABLE (REG_D1) }, @@ -2652,7 +2672,7 @@ static const struct dis386 dis386[] = { { X86_64_TABLE (X86_64_D4) }, { X86_64_TABLE (X86_64_D5) }, { Bad_Opcode }, - { "xlat", { DSBX } }, + { "xlat", { DSBX }, 0 }, /* d8 */ { FLOAT }, { FLOAT }, @@ -2663,39 +2683,39 @@ static const struct dis386 dis386[] = { { FLOAT }, { FLOAT }, /* e0 */ - { "loopneFH", { Jb, XX, loop_jcxz_flag } }, - { "loopeFH", { Jb, XX, loop_jcxz_flag } }, - { "loopFH", { Jb, XX, loop_jcxz_flag } }, - { "jEcxzH", { Jb, XX, loop_jcxz_flag } }, - { "inB", { AL, Ib } }, - { "inG", { zAX, Ib } }, - { "outB", { Ib, AL } }, - { "outG", { Ib, zAX } }, + { "loopneFH", { Jb, XX, loop_jcxz_flag }, 0 }, + { "loopeFH", { Jb, XX, loop_jcxz_flag }, 0 }, + { "loopFH", { Jb, XX, loop_jcxz_flag }, 0 }, + { "jEcxzH", { Jb, XX, loop_jcxz_flag }, 0 }, + { "inB", { AL, Ib }, 0 }, + { "inG", { zAX, Ib }, 0 }, + { "outB", { Ib, AL }, 0 }, + { "outG", { Ib, zAX }, 0 }, /* e8 */ - { "callT", { Jv, BND } }, - { "jmpT", { Jv, BND } }, + { "callT", { Jv, BND }, 0 }, + { "jmpT", { Jv, BND }, 0 }, { X86_64_TABLE (X86_64_EA) }, - { "jmp", { Jb, BND } }, - { "inB", { AL, indirDX } }, - { "inG", { zAX, indirDX } }, - { "outB", { indirDX, AL } }, - { "outG", { indirDX, zAX } }, + { "jmp", { Jb, BND }, 0 }, + { "inB", { AL, indirDX }, 0 }, + { "inG", { zAX, indirDX }, 0 }, + { "outB", { indirDX, AL }, 0 }, + { "outG", { indirDX, zAX }, 0 }, /* f0 */ { Bad_Opcode }, /* lock prefix */ - { "icebp", { XX } }, + { "icebp", { XX }, 0 }, { Bad_Opcode }, /* repne */ { Bad_Opcode }, /* repz */ - { "hlt", { XX } }, - { "cmc", { XX } }, + { "hlt", { XX }, 0 }, + { "cmc", { XX }, 0 }, { REG_TABLE (REG_F6) }, { REG_TABLE (REG_F7) }, /* f8 */ - { "clc", { XX } }, - { "stc", { XX } }, - { "cli", { XX } }, - { "sti", { XX } }, - { "cld", { XX } }, - { "std", { XX } }, + { "clc", { XX }, 0 }, + { "stc", { XX }, 0 }, + { "cli", { XX }, 0 }, + { "sti", { XX }, 0 }, + { "cld", { XX }, 0 }, + { "std", { XX }, 0 }, { REG_TABLE (REG_FE) }, { REG_TABLE (REG_FF) }, }; @@ -2704,51 +2724,51 @@ static const struct dis386 dis386_twobyte[] = { /* 00 */ { REG_TABLE (REG_0F00 ) }, { REG_TABLE (REG_0F01 ) }, - { "larS", { Gv, Ew } }, - { "lslS", { Gv, Ew } }, + { "larS", { Gv, Ew }, 0 }, + { "lslS", { Gv, Ew }, 0 }, { Bad_Opcode }, - { "syscall", { XX } }, - { "clts", { XX } }, - { "sysret%LP", { XX } }, + { "syscall", { XX }, 0 }, + { "clts", { XX }, 0 }, + { "sysret%LP", { XX }, 0 }, /* 08 */ - { "invd", { XX } }, - { "wbinvd", { XX } }, + { "invd", { XX }, 0 }, + { "wbinvd", { XX }, 0 }, { Bad_Opcode }, - { "ud2", { XX } }, + { "ud2", { XX }, 0 }, { Bad_Opcode }, { REG_TABLE (REG_0F0D) }, - { "femms", { XX } }, - { "", { MX, EM, OPSUF } }, /* See OP_3DNowSuffix. */ + { "femms", { XX }, 0 }, + { "", { MX, EM, OPSUF }, 0 }, /* See OP_3DNowSuffix. */ /* 10 */ { PREFIX_TABLE (PREFIX_0F10) }, { PREFIX_TABLE (PREFIX_0F11) }, { PREFIX_TABLE (PREFIX_0F12) }, { MOD_TABLE (MOD_0F13) }, - { "unpcklpX", { XM, EXx } }, - { "unpckhpX", { XM, EXx } }, + { "unpcklpX", { XM, EXx }, PREFIX_MANDATORY }, + { "unpckhpX", { XM, EXx }, PREFIX_MANDATORY }, { PREFIX_TABLE (PREFIX_0F16) }, { MOD_TABLE (MOD_0F17) }, /* 18 */ { REG_TABLE (REG_0F18) }, - { "nopQ", { Ev } }, + { "nopQ", { Ev }, 0 }, { PREFIX_TABLE (PREFIX_0F1A) }, { PREFIX_TABLE (PREFIX_0F1B) }, - { "nopQ", { Ev } }, - { "nopQ", { Ev } }, - { "nopQ", { Ev } }, - { "nopQ", { Ev } }, + { "nopQ", { Ev }, 0 }, + { "nopQ", { Ev }, 0 }, + { "nopQ", { Ev }, 0 }, + { "nopQ", { Ev }, 0 }, /* 20 */ - { "movZ", { Rm, Cm } }, - { "movZ", { Rm, Dm } }, - { "movZ", { Cm, Rm } }, - { "movZ", { Dm, Rm } }, + { "movZ", { Rm, Cm }, 0 }, + { "movZ", { Rm, Dm }, 0 }, + { "movZ", { Cm, Rm }, 0 }, + { "movZ", { Dm, Rm }, 0 }, { MOD_TABLE (MOD_0F24) }, { Bad_Opcode }, { MOD_TABLE (MOD_0F26) }, { Bad_Opcode }, /* 28 */ - { "movapX", { XM, EXx } }, - { "movapX", { EXxS, XM } }, + { "movapX", { XM, EXx }, PREFIX_MANDATORY }, + { "movapX", { EXxS, XM }, PREFIX_MANDATORY }, { PREFIX_TABLE (PREFIX_0F2A) }, { PREFIX_TABLE (PREFIX_0F2B) }, { PREFIX_TABLE (PREFIX_0F2C) }, @@ -2756,50 +2776,50 @@ static const struct dis386 dis386_twobyte[] = { { PREFIX_TABLE (PREFIX_0F2E) }, { PREFIX_TABLE (PREFIX_0F2F) }, /* 30 */ - { "wrmsr", { XX } }, - { "rdtsc", { XX } }, - { "rdmsr", { XX } }, - { "rdpmc", { XX } }, - { "sysenter", { XX } }, - { "sysexit", { XX } }, + { "wrmsr", { XX }, 0 }, + { "rdtsc", { XX }, 0 }, + { "rdmsr", { XX }, 0 }, + { "rdpmc", { XX }, 0 }, + { "sysenter", { XX }, 0 }, + { "sysexit", { XX }, 0 }, { Bad_Opcode }, - { "getsec", { XX } }, + { "getsec", { XX }, 0 }, /* 38 */ - { THREE_BYTE_TABLE (THREE_BYTE_0F38) }, + { THREE_BYTE_TABLE_PREFIX (THREE_BYTE_0F38, PREFIX_MANDATORY) }, { Bad_Opcode }, - { THREE_BYTE_TABLE (THREE_BYTE_0F3A) }, + { THREE_BYTE_TABLE_PREFIX (THREE_BYTE_0F3A, PREFIX_MANDATORY) }, { Bad_Opcode }, { Bad_Opcode }, { Bad_Opcode }, { Bad_Opcode }, { Bad_Opcode }, /* 40 */ - { "cmovoS", { Gv, Ev } }, - { "cmovnoS", { Gv, Ev } }, - { "cmovbS", { Gv, Ev } }, - { "cmovaeS", { Gv, Ev } }, - { "cmoveS", { Gv, Ev } }, - { "cmovneS", { Gv, Ev } }, - { "cmovbeS", { Gv, Ev } }, - { "cmovaS", { Gv, Ev } }, + { "cmovoS", { Gv, Ev }, 0 }, + { "cmovnoS", { Gv, Ev }, 0 }, + { "cmovbS", { Gv, Ev }, 0 }, + { "cmovaeS", { Gv, Ev }, 0 }, + { "cmoveS", { Gv, Ev }, 0 }, + { "cmovneS", { Gv, Ev }, 0 }, + { "cmovbeS", { Gv, Ev }, 0 }, + { "cmovaS", { Gv, Ev }, 0 }, /* 48 */ - { "cmovsS", { Gv, Ev } }, - { "cmovnsS", { Gv, Ev } }, - { "cmovpS", { Gv, Ev } }, - { "cmovnpS", { Gv, Ev } }, - { "cmovlS", { Gv, Ev } }, - { "cmovgeS", { Gv, Ev } }, - { "cmovleS", { Gv, Ev } }, - { "cmovgS", { Gv, Ev } }, + { "cmovsS", { Gv, Ev }, 0 }, + { "cmovnsS", { Gv, Ev }, 0 }, + { "cmovpS", { Gv, Ev }, 0 }, + { "cmovnpS", { Gv, Ev }, 0 }, + { "cmovlS", { Gv, Ev }, 0 }, + { "cmovgeS", { Gv, Ev }, 0 }, + { "cmovleS", { Gv, Ev }, 0 }, + { "cmovgS", { Gv, Ev }, 0 }, /* 50 */ { MOD_TABLE (MOD_0F51) }, { PREFIX_TABLE (PREFIX_0F51) }, { PREFIX_TABLE (PREFIX_0F52) }, { PREFIX_TABLE (PREFIX_0F53) }, - { "andpX", { XM, EXx } }, - { "andnpX", { XM, EXx } }, - { "orpX", { XM, EXx } }, - { "xorpX", { XM, EXx } }, + { "andpX", { XM, EXx }, PREFIX_MANDATORY }, + { "andnpX", { XM, EXx }, PREFIX_MANDATORY }, + { "orpX", { XM, EXx }, PREFIX_MANDATORY }, + { "xorpX", { XM, EXx }, PREFIX_MANDATORY }, /* 58 */ { PREFIX_TABLE (PREFIX_0F58) }, { PREFIX_TABLE (PREFIX_0F59) }, @@ -2813,29 +2833,29 @@ static const struct dis386 dis386_twobyte[] = { { PREFIX_TABLE (PREFIX_0F60) }, { PREFIX_TABLE (PREFIX_0F61) }, { PREFIX_TABLE (PREFIX_0F62) }, - { "packsswb", { MX, EM } }, - { "pcmpgtb", { MX, EM } }, - { "pcmpgtw", { MX, EM } }, - { "pcmpgtd", { MX, EM } }, - { "packuswb", { MX, EM } }, + { "packsswb", { MX, EM }, PREFIX_MANDATORY }, + { "pcmpgtb", { MX, EM }, PREFIX_MANDATORY }, + { "pcmpgtw", { MX, EM }, PREFIX_MANDATORY }, + { "pcmpgtd", { MX, EM }, PREFIX_MANDATORY }, + { "packuswb", { MX, EM }, PREFIX_MANDATORY }, /* 68 */ - { "punpckhbw", { MX, EM } }, - { "punpckhwd", { MX, EM } }, - { "punpckhdq", { MX, EM } }, - { "packssdw", { MX, EM } }, + { "punpckhbw", { MX, EM }, PREFIX_MANDATORY }, + { "punpckhwd", { MX, EM }, PREFIX_MANDATORY }, + { "punpckhdq", { MX, EM }, PREFIX_MANDATORY }, + { "packssdw", { MX, EM }, PREFIX_MANDATORY }, { PREFIX_TABLE (PREFIX_0F6C) }, { PREFIX_TABLE (PREFIX_0F6D) }, - { "movK", { MX, Edq } }, + { "movK", { MX, Edq }, PREFIX_MANDATORY }, { PREFIX_TABLE (PREFIX_0F6F) }, /* 70 */ { PREFIX_TABLE (PREFIX_0F70) }, { REG_TABLE (REG_0F71) }, { REG_TABLE (REG_0F72) }, { REG_TABLE (REG_0F73) }, - { "pcmpeqb", { MX, EM } }, - { "pcmpeqw", { MX, EM } }, - { "pcmpeqd", { MX, EM } }, - { "emms", { XX } }, + { "pcmpeqb", { MX, EM }, PREFIX_MANDATORY }, + { "pcmpeqw", { MX, EM }, PREFIX_MANDATORY }, + { "pcmpeqd", { MX, EM }, PREFIX_MANDATORY }, + { "emms", { XX }, PREFIX_MANDATORY }, /* 78 */ { PREFIX_TABLE (PREFIX_0F78) }, { PREFIX_TABLE (PREFIX_0F79) }, @@ -2846,148 +2866,148 @@ static const struct dis386 dis386_twobyte[] = { { PREFIX_TABLE (PREFIX_0F7E) }, { PREFIX_TABLE (PREFIX_0F7F) }, /* 80 */ - { "joH", { Jv, BND, cond_jump_flag } }, - { "jnoH", { Jv, BND, cond_jump_flag } }, - { "jbH", { Jv, BND, cond_jump_flag } }, - { "jaeH", { Jv, BND, cond_jump_flag } }, - { "jeH", { Jv, BND, cond_jump_flag } }, - { "jneH", { Jv, BND, cond_jump_flag } }, - { "jbeH", { Jv, BND, cond_jump_flag } }, - { "jaH", { Jv, BND, cond_jump_flag } }, + { "joH", { Jv, BND, cond_jump_flag }, 0 }, + { "jnoH", { Jv, BND, cond_jump_flag }, 0 }, + { "jbH", { Jv, BND, cond_jump_flag }, 0 }, + { "jaeH", { Jv, BND, cond_jump_flag }, 0 }, + { "jeH", { Jv, BND, cond_jump_flag }, 0 }, + { "jneH", { Jv, BND, cond_jump_flag }, 0 }, + { "jbeH", { Jv, BND, cond_jump_flag }, 0 }, + { "jaH", { Jv, BND, cond_jump_flag }, 0 }, /* 88 */ - { "jsH", { Jv, BND, cond_jump_flag } }, - { "jnsH", { Jv, BND, cond_jump_flag } }, - { "jpH", { Jv, BND, cond_jump_flag } }, - { "jnpH", { Jv, BND, cond_jump_flag } }, - { "jlH", { Jv, BND, cond_jump_flag } }, - { "jgeH", { Jv, BND, cond_jump_flag } }, - { "jleH", { Jv, BND, cond_jump_flag } }, - { "jgH", { Jv, BND, cond_jump_flag } }, + { "jsH", { Jv, BND, cond_jump_flag }, 0 }, + { "jnsH", { Jv, BND, cond_jump_flag }, 0 }, + { "jpH", { Jv, BND, cond_jump_flag }, 0 }, + { "jnpH", { Jv, BND, cond_jump_flag }, 0 }, + { "jlH", { Jv, BND, cond_jump_flag }, 0 }, + { "jgeH", { Jv, BND, cond_jump_flag }, 0 }, + { "jleH", { Jv, BND, cond_jump_flag }, 0 }, + { "jgH", { Jv, BND, cond_jump_flag }, 0 }, /* 90 */ - { "seto", { Eb } }, - { "setno", { Eb } }, - { "setb", { Eb } }, - { "setae", { Eb } }, - { "sete", { Eb } }, - { "setne", { Eb } }, - { "setbe", { Eb } }, - { "seta", { Eb } }, + { "seto", { Eb }, 0 }, + { "setno", { Eb }, 0 }, + { "setb", { Eb }, 0 }, + { "setae", { Eb }, 0 }, + { "sete", { Eb }, 0 }, + { "setne", { Eb }, 0 }, + { "setbe", { Eb }, 0 }, + { "seta", { Eb }, 0 }, /* 98 */ - { "sets", { Eb } }, - { "setns", { Eb } }, - { "setp", { Eb } }, - { "setnp", { Eb } }, - { "setl", { Eb } }, - { "setge", { Eb } }, - { "setle", { Eb } }, - { "setg", { Eb } }, + { "sets", { Eb }, 0 }, + { "setns", { Eb }, 0 }, + { "setp", { Eb }, 0 }, + { "setnp", { Eb }, 0 }, + { "setl", { Eb }, 0 }, + { "setge", { Eb }, 0 }, + { "setle", { Eb }, 0 }, + { "setg", { Eb }, 0 }, /* a0 */ - { "pushT", { fs } }, - { "popT", { fs } }, - { "cpuid", { XX } }, - { "btS", { Ev, Gv } }, - { "shldS", { Ev, Gv, Ib } }, - { "shldS", { Ev, Gv, CL } }, + { "pushT", { fs }, 0 }, + { "popT", { fs }, 0 }, + { "cpuid", { XX }, 0 }, + { "btS", { Ev, Gv }, 0 }, + { "shldS", { Ev, Gv, Ib }, 0 }, + { "shldS", { Ev, Gv, CL }, 0 }, { REG_TABLE (REG_0FA6) }, { REG_TABLE (REG_0FA7) }, /* a8 */ - { "pushT", { gs } }, - { "popT", { gs } }, - { "rsm", { XX } }, - { "btsS", { Evh1, Gv } }, - { "shrdS", { Ev, Gv, Ib } }, - { "shrdS", { Ev, Gv, CL } }, + { "pushT", { gs }, 0 }, + { "popT", { gs }, 0 }, + { "rsm", { XX }, 0 }, + { "btsS", { Evh1, Gv }, 0 }, + { "shrdS", { Ev, Gv, Ib }, 0 }, + { "shrdS", { Ev, Gv, CL }, 0 }, { REG_TABLE (REG_0FAE) }, - { "imulS", { Gv, Ev } }, + { "imulS", { Gv, Ev }, 0 }, /* b0 */ - { "cmpxchgB", { Ebh1, Gb } }, - { "cmpxchgS", { Evh1, Gv } }, + { "cmpxchgB", { Ebh1, Gb }, 0 }, + { "cmpxchgS", { Evh1, Gv }, 0 }, { MOD_TABLE (MOD_0FB2) }, - { "btrS", { Evh1, Gv } }, + { "btrS", { Evh1, Gv }, 0 }, { MOD_TABLE (MOD_0FB4) }, { MOD_TABLE (MOD_0FB5) }, - { "movz{bR|x}", { Gv, Eb } }, - { "movz{wR|x}", { Gv, Ew } }, /* yes, there really is movzww ! */ + { "movz{bR|x}", { Gv, Eb }, 0 }, + { "movz{wR|x}", { Gv, Ew }, 0 }, /* yes, there really is movzww ! */ /* b8 */ { PREFIX_TABLE (PREFIX_0FB8) }, - { "ud1", { XX } }, + { "ud1", { XX }, 0 }, { REG_TABLE (REG_0FBA) }, - { "btcS", { Evh1, Gv } }, + { "btcS", { Evh1, Gv }, 0 }, { PREFIX_TABLE (PREFIX_0FBC) }, { PREFIX_TABLE (PREFIX_0FBD) }, - { "movs{bR|x}", { Gv, Eb } }, - { "movs{wR|x}", { Gv, Ew } }, /* yes, there really is movsww ! */ + { "movs{bR|x}", { Gv, Eb }, 0 }, + { "movs{wR|x}", { Gv, Ew }, 0 }, /* yes, there really is movsww ! */ /* c0 */ - { "xaddB", { Ebh1, Gb } }, - { "xaddS", { Evh1, Gv } }, + { "xaddB", { Ebh1, Gb }, 0 }, + { "xaddS", { Evh1, Gv }, 0 }, { PREFIX_TABLE (PREFIX_0FC2) }, { PREFIX_TABLE (PREFIX_0FC3) }, - { "pinsrw", { MX, Edqw, Ib } }, - { "pextrw", { Gdq, MS, Ib } }, - { "shufpX", { XM, EXx, Ib } }, + { "pinsrw", { MX, Edqw, Ib }, PREFIX_MANDATORY }, + { "pextrw", { Gdq, MS, Ib }, PREFIX_MANDATORY }, + { "shufpX", { XM, EXx, Ib }, PREFIX_MANDATORY }, { REG_TABLE (REG_0FC7) }, /* c8 */ - { "bswap", { RMeAX } }, - { "bswap", { RMeCX } }, - { "bswap", { RMeDX } }, - { "bswap", { RMeBX } }, - { "bswap", { RMeSP } }, - { "bswap", { RMeBP } }, - { "bswap", { RMeSI } }, - { "bswap", { RMeDI } }, + { "bswap", { RMeAX }, 0 }, + { "bswap", { RMeCX }, 0 }, + { "bswap", { RMeDX }, 0 }, + { "bswap", { RMeBX }, 0 }, + { "bswap", { RMeSP }, 0 }, + { "bswap", { RMeBP }, 0 }, + { "bswap", { RMeSI }, 0 }, + { "bswap", { RMeDI }, 0 }, /* d0 */ { PREFIX_TABLE (PREFIX_0FD0) }, - { "psrlw", { MX, EM } }, - { "psrld", { MX, EM } }, - { "psrlq", { MX, EM } }, - { "paddq", { MX, EM } }, - { "pmullw", { MX, EM } }, + { "psrlw", { MX, EM }, PREFIX_MANDATORY }, + { "psrld", { MX, EM }, PREFIX_MANDATORY }, + { "psrlq", { MX, EM }, PREFIX_MANDATORY }, + { "paddq", { MX, EM }, PREFIX_MANDATORY }, + { "pmullw", { MX, EM }, PREFIX_MANDATORY }, { PREFIX_TABLE (PREFIX_0FD6) }, { MOD_TABLE (MOD_0FD7) }, /* d8 */ - { "psubusb", { MX, EM } }, - { "psubusw", { MX, EM } }, - { "pminub", { MX, EM } }, - { "pand", { MX, EM } }, - { "paddusb", { MX, EM } }, - { "paddusw", { MX, EM } }, - { "pmaxub", { MX, EM } }, - { "pandn", { MX, EM } }, + { "psubusb", { MX, EM }, PREFIX_MANDATORY }, + { "psubusw", { MX, EM }, PREFIX_MANDATORY }, + { "pminub", { MX, EM }, PREFIX_MANDATORY }, + { "pand", { MX, EM }, PREFIX_MANDATORY }, + { "paddusb", { MX, EM }, PREFIX_MANDATORY }, + { "paddusw", { MX, EM }, PREFIX_MANDATORY }, + { "pmaxub", { MX, EM }, PREFIX_MANDATORY }, + { "pandn", { MX, EM }, PREFIX_MANDATORY }, /* e0 */ - { "pavgb", { MX, EM } }, - { "psraw", { MX, EM } }, - { "psrad", { MX, EM } }, - { "pavgw", { MX, EM } }, - { "pmulhuw", { MX, EM } }, - { "pmulhw", { MX, EM } }, + { "pavgb", { MX, EM }, PREFIX_MANDATORY }, + { "psraw", { MX, EM }, PREFIX_MANDATORY }, + { "psrad", { MX, EM }, PREFIX_MANDATORY }, + { "pavgw", { MX, EM }, PREFIX_MANDATORY }, + { "pmulhuw", { MX, EM }, PREFIX_MANDATORY }, + { "pmulhw", { MX, EM }, PREFIX_MANDATORY }, { PREFIX_TABLE (PREFIX_0FE6) }, { PREFIX_TABLE (PREFIX_0FE7) }, /* e8 */ - { "psubsb", { MX, EM } }, - { "psubsw", { MX, EM } }, - { "pminsw", { MX, EM } }, - { "por", { MX, EM } }, - { "paddsb", { MX, EM } }, - { "paddsw", { MX, EM } }, - { "pmaxsw", { MX, EM } }, - { "pxor", { MX, EM } }, + { "psubsb", { MX, EM }, PREFIX_MANDATORY }, + { "psubsw", { MX, EM }, PREFIX_MANDATORY }, + { "pminsw", { MX, EM }, PREFIX_MANDATORY }, + { "por", { MX, EM }, PREFIX_MANDATORY }, + { "paddsb", { MX, EM }, PREFIX_MANDATORY }, + { "paddsw", { MX, EM }, PREFIX_MANDATORY }, + { "pmaxsw", { MX, EM }, PREFIX_MANDATORY }, + { "pxor", { MX, EM }, PREFIX_MANDATORY }, /* f0 */ { PREFIX_TABLE (PREFIX_0FF0) }, - { "psllw", { MX, EM } }, - { "pslld", { MX, EM } }, - { "psllq", { MX, EM } }, - { "pmuludq", { MX, EM } }, - { "pmaddwd", { MX, EM } }, - { "psadbw", { MX, EM } }, + { "psllw", { MX, EM }, PREFIX_MANDATORY }, + { "pslld", { MX, EM }, PREFIX_MANDATORY }, + { "psllq", { MX, EM }, PREFIX_MANDATORY }, + { "pmuludq", { MX, EM }, PREFIX_MANDATORY }, + { "pmaddwd", { MX, EM }, PREFIX_MANDATORY }, + { "psadbw", { MX, EM }, PREFIX_MANDATORY }, { PREFIX_TABLE (PREFIX_0FF7) }, /* f8 */ - { "psubb", { MX, EM } }, - { "psubw", { MX, EM } }, - { "psubd", { MX, EM } }, - { "psubq", { MX, EM } }, - { "paddb", { MX, EM } }, - { "paddw", { MX, EM } }, - { "paddd", { MX, EM } }, + { "psubb", { MX, EM }, PREFIX_MANDATORY }, + { "psubw", { MX, EM }, PREFIX_MANDATORY }, + { "psubd", { MX, EM }, PREFIX_MANDATORY }, + { "psubq", { MX, EM }, PREFIX_MANDATORY }, + { "paddb", { MX, EM }, PREFIX_MANDATORY }, + { "paddw", { MX, EM }, PREFIX_MANDATORY }, + { "paddd", { MX, EM }, PREFIX_MANDATORY }, { Bad_Opcode }, }; @@ -3037,29 +3057,6 @@ static const unsigned char twobyte_has_modrm[256] = { /* 0 1 2 3 4 5 6 7 8 9 a b c d e f */ }; -static const unsigned char twobyte_has_mandatory_prefix[256] = { - /* 0 1 2 3 4 5 6 7 8 9 a b c d e f */ - /* ------------------------------- */ - /* 00 */ 0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0, /* 0f */ - /* 10 */ 1,1,1,1,1,1,1,1,0,0,0,0,0,0,0,0, /* 1f */ - /* 20 */ 0,0,0,0,0,0,0,0,1,1,1,1,1,1,0,0, /* 2f */ - /* 30 */ 0,0,0,0,0,0,0,0,1,0,1,0,0,0,0,0, /* 3f */ - /* 40 */ 0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0, /* 4f */ - /* 50 */ 1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1, /* 5f */ - /* 60 */ 1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1, /* 6f */ - /* 70 */ 1,0,0,0,1,1,1,1,0,0,1,1,1,1,1,1, /* 7f */ - /* 80 */ 0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0, /* 8f */ - /* 90 */ 0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0, /* 9f */ - /* a0 */ 0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0, /* af */ - /* b0 */ 0,0,0,0,0,0,0,0,0,0,0,0,0,0,0,0, /* bf */ - /* c0 */ 0,0,1,1,1,1,1,0,0,0,0,0,0,0,0,0, /* cf */ - /* d0 */ 1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1, /* df */ - /* e0 */ 1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,1, /* ef */ - /* f0 */ 1,1,1,1,1,1,1,1,1,1,1,1,1,1,1,0 /* ff */ - /* ------------------------------- */ - /* 0 1 2 3 4 5 6 7 8 9 a b c d e f */ -}; - static char obuf[100]; static char *obufp; static char *mnemonicendp; @@ -3300,40 +3297,40 @@ static const char *names_rounding[] = static const struct dis386 reg_table[][8] = { /* REG_80 */ { - { "addA", { Ebh1, Ib } }, - { "orA", { Ebh1, Ib } }, - { "adcA", { Ebh1, Ib } }, - { "sbbA", { Ebh1, Ib } }, - { "andA", { Ebh1, Ib } }, - { "subA", { Ebh1, Ib } }, - { "xorA", { Ebh1, Ib } }, - { "cmpA", { Eb, Ib } }, + { "addA", { Ebh1, Ib }, 0 }, + { "orA", { Ebh1, Ib }, 0 }, + { "adcA", { Ebh1, Ib }, 0 }, + { "sbbA", { Ebh1, Ib }, 0 }, + { "andA", { Ebh1, Ib }, 0 }, + { "subA", { Ebh1, Ib }, 0 }, + { "xorA", { Ebh1, Ib }, 0 }, + { "cmpA", { Eb, Ib }, 0 }, }, /* REG_81 */ { - { "addQ", { Evh1, Iv } }, - { "orQ", { Evh1, Iv } }, - { "adcQ", { Evh1, Iv } }, - { "sbbQ", { Evh1, Iv } }, - { "andQ", { Evh1, Iv } }, - { "subQ", { Evh1, Iv } }, - { "xorQ", { Evh1, Iv } }, - { "cmpQ", { Ev, Iv } }, + { "addQ", { Evh1, Iv }, 0 }, + { "orQ", { Evh1, Iv }, 0 }, + { "adcQ", { Evh1, Iv }, 0 }, + { "sbbQ", { Evh1, Iv }, 0 }, + { "andQ", { Evh1, Iv }, 0 }, + { "subQ", { Evh1, Iv }, 0 }, + { "xorQ", { Evh1, Iv }, 0 }, + { "cmpQ", { Ev, Iv }, 0 }, }, /* REG_82 */ { - { "addQ", { Evh1, sIb } }, - { "orQ", { Evh1, sIb } }, - { "adcQ", { Evh1, sIb } }, - { "sbbQ", { Evh1, sIb } }, - { "andQ", { Evh1, sIb } }, - { "subQ", { Evh1, sIb } }, - { "xorQ", { Evh1, sIb } }, - { "cmpQ", { Ev, sIb } }, + { "addQ", { Evh1, sIb }, 0 }, + { "orQ", { Evh1, sIb }, 0 }, + { "adcQ", { Evh1, sIb }, 0 }, + { "sbbQ", { Evh1, sIb }, 0 }, + { "andQ", { Evh1, sIb }, 0 }, + { "subQ", { Evh1, sIb }, 0 }, + { "xorQ", { Evh1, sIb }, 0 }, + { "cmpQ", { Ev, sIb }, 0 }, }, /* REG_8F */ { - { "popU", { stackEv } }, + { "popU", { stackEv }, 0 }, { XOP_8F_TABLE (XOP_09) }, { Bad_Opcode }, { Bad_Opcode }, @@ -3342,29 +3339,29 @@ static const struct dis386 reg_table[][8] = { }, /* REG_C0 */ { - { "rolA", { Eb, Ib } }, - { "rorA", { Eb, Ib } }, - { "rclA", { Eb, Ib } }, - { "rcrA", { Eb, Ib } }, - { "shlA", { Eb, Ib } }, - { "shrA", { Eb, Ib } }, + { "rolA", { Eb, Ib }, 0 }, + { "rorA", { Eb, Ib }, 0 }, + { "rclA", { Eb, Ib }, 0 }, + { "rcrA", { Eb, Ib }, 0 }, + { "shlA", { Eb, Ib }, 0 }, + { "shrA", { Eb, Ib }, 0 }, { Bad_Opcode }, - { "sarA", { Eb, Ib } }, + { "sarA", { Eb, Ib }, 0 }, }, /* REG_C1 */ { - { "rolQ", { Ev, Ib } }, - { "rorQ", { Ev, Ib } }, - { "rclQ", { Ev, Ib } }, - { "rcrQ", { Ev, Ib } }, - { "shlQ", { Ev, Ib } }, - { "shrQ", { Ev, Ib } }, + { "rolQ", { Ev, Ib }, 0 }, + { "rorQ", { Ev, Ib }, 0 }, + { "rclQ", { Ev, Ib }, 0 }, + { "rcrQ", { Ev, Ib }, 0 }, + { "shlQ", { Ev, Ib }, 0 }, + { "shrQ", { Ev, Ib }, 0 }, { Bad_Opcode }, - { "sarQ", { Ev, Ib } }, + { "sarQ", { Ev, Ib }, 0 }, }, /* REG_C6 */ { - { "movA", { Ebh3, Ib } }, + { "movA", { Ebh3, Ib }, 0 }, { Bad_Opcode }, { Bad_Opcode }, { Bad_Opcode }, @@ -3375,7 +3372,7 @@ static const struct dis386 reg_table[][8] = { }, /* REG_C7 */ { - { "movQ", { Evh3, Iv } }, + { "movQ", { Evh3, Iv }, 0 }, { Bad_Opcode }, { Bad_Opcode }, { Bad_Opcode }, @@ -3386,94 +3383,94 @@ static const struct dis386 reg_table[][8] = { }, /* REG_D0 */ { - { "rolA", { Eb, I1 } }, - { "rorA", { Eb, I1 } }, - { "rclA", { Eb, I1 } }, - { "rcrA", { Eb, I1 } }, - { "shlA", { Eb, I1 } }, - { "shrA", { Eb, I1 } }, + { "rolA", { Eb, I1 }, 0 }, + { "rorA", { Eb, I1 }, 0 }, + { "rclA", { Eb, I1 }, 0 }, + { "rcrA", { Eb, I1 }, 0 }, + { "shlA", { Eb, I1 }, 0 }, + { "shrA", { Eb, I1 }, 0 }, { Bad_Opcode }, - { "sarA", { Eb, I1 } }, + { "sarA", { Eb, I1 }, 0 }, }, /* REG_D1 */ { - { "rolQ", { Ev, I1 } }, - { "rorQ", { Ev, I1 } }, - { "rclQ", { Ev, I1 } }, - { "rcrQ", { Ev, I1 } }, - { "shlQ", { Ev, I1 } }, - { "shrQ", { Ev, I1 } }, + { "rolQ", { Ev, I1 }, 0 }, + { "rorQ", { Ev, I1 }, 0 }, + { "rclQ", { Ev, I1 }, 0 }, + { "rcrQ", { Ev, I1 }, 0 }, + { "shlQ", { Ev, I1 }, 0 }, + { "shrQ", { Ev, I1 }, 0 }, { Bad_Opcode }, - { "sarQ", { Ev, I1 } }, + { "sarQ", { Ev, I1 }, 0 }, }, /* REG_D2 */ { - { "rolA", { Eb, CL } }, - { "rorA", { Eb, CL } }, - { "rclA", { Eb, CL } }, - { "rcrA", { Eb, CL } }, - { "shlA", { Eb, CL } }, - { "shrA", { Eb, CL } }, + { "rolA", { Eb, CL }, 0 }, + { "rorA", { Eb, CL }, 0 }, + { "rclA", { Eb, CL }, 0 }, + { "rcrA", { Eb, CL }, 0 }, + { "shlA", { Eb, CL }, 0 }, + { "shrA", { Eb, CL }, 0 }, { Bad_Opcode }, - { "sarA", { Eb, CL } }, + { "sarA", { Eb, CL }, 0 }, }, /* REG_D3 */ { - { "rolQ", { Ev, CL } }, - { "rorQ", { Ev, CL } }, - { "rclQ", { Ev, CL } }, - { "rcrQ", { Ev, CL } }, - { "shlQ", { Ev, CL } }, - { "shrQ", { Ev, CL } }, + { "rolQ", { Ev, CL }, 0 }, + { "rorQ", { Ev, CL }, 0 }, + { "rclQ", { Ev, CL }, 0 }, + { "rcrQ", { Ev, CL }, 0 }, + { "shlQ", { Ev, CL }, 0 }, + { "shrQ", { Ev, CL }, 0 }, { Bad_Opcode }, - { "sarQ", { Ev, CL } }, + { "sarQ", { Ev, CL }, 0 }, }, /* REG_F6 */ { - { "testA", { Eb, Ib } }, + { "testA", { Eb, Ib }, 0 }, { Bad_Opcode }, - { "notA", { Ebh1 } }, - { "negA", { Ebh1 } }, - { "mulA", { Eb } }, /* Don't print the implicit %al register, */ - { "imulA", { Eb } }, /* to distinguish these opcodes from other */ - { "divA", { Eb } }, /* mul/imul opcodes. Do the same for div */ - { "idivA", { Eb } }, /* and idiv for consistency. */ + { "notA", { Ebh1 }, 0 }, + { "negA", { Ebh1 }, 0 }, + { "mulA", { Eb }, 0 }, /* Don't print the implicit %al register, */ + { "imulA", { Eb }, 0 }, /* to distinguish these opcodes from other */ + { "divA", { Eb }, 0 }, /* mul/imul opcodes. Do the same for div */ + { "idivA", { Eb }, 0 }, /* and idiv for consistency. */ }, /* REG_F7 */ { - { "testQ", { Ev, Iv } }, + { "testQ", { Ev, Iv }, 0 }, { Bad_Opcode }, - { "notQ", { Evh1 } }, - { "negQ", { Evh1 } }, - { "mulQ", { Ev } }, /* Don't print the implicit register. */ - { "imulQ", { Ev } }, - { "divQ", { Ev } }, - { "idivQ", { Ev } }, + { "notQ", { Evh1 }, 0 }, + { "negQ", { Evh1 }, 0 }, + { "mulQ", { Ev }, 0 }, /* Don't print the implicit register. */ + { "imulQ", { Ev }, 0 }, + { "divQ", { Ev }, 0 }, + { "idivQ", { Ev }, 0 }, }, /* REG_FE */ { - { "incA", { Ebh1 } }, - { "decA", { Ebh1 } }, + { "incA", { Ebh1 }, 0 }, + { "decA", { Ebh1 }, 0 }, }, /* REG_FF */ { - { "incQ", { Evh1 } }, - { "decQ", { Evh1 } }, - { "call{T|}", { indirEv, BND } }, + { "incQ", { Evh1 }, 0 }, + { "decQ", { Evh1 }, 0 }, + { "call{T|}", { indirEv, BND }, 0 }, { MOD_TABLE (MOD_FF_REG_3) }, - { "jmp{T|}", { indirEv, BND } }, + { "jmp{T|}", { indirEv, BND }, 0 }, { MOD_TABLE (MOD_FF_REG_5) }, - { "pushU", { stackEv } }, + { "pushU", { stackEv }, 0 }, { Bad_Opcode }, }, /* REG_0F00 */ { - { "sldtD", { Sv } }, - { "strD", { Sv } }, - { "lldt", { Ew } }, - { "ltr", { Ew } }, - { "verr", { Ew } }, - { "verw", { Ew } }, + { "sldtD", { Sv }, 0 }, + { "strD", { Sv }, 0 }, + { "lldt", { Ew }, 0 }, + { "ltr", { Ew }, 0 }, + { "verr", { Ew }, 0 }, + { "verw", { Ew }, 0 }, { Bad_Opcode }, { Bad_Opcode }, }, @@ -3483,21 +3480,21 @@ static const struct dis386 reg_table[][8] = { { MOD_TABLE (MOD_0F01_REG_1) }, { MOD_TABLE (MOD_0F01_REG_2) }, { MOD_TABLE (MOD_0F01_REG_3) }, - { "smswD", { Sv } }, + { "smswD", { Sv }, 0 }, { Bad_Opcode }, - { "lmsw", { Ew } }, + { "lmsw", { Ew }, 0 }, { MOD_TABLE (MOD_0F01_REG_7) }, }, /* REG_0F0D */ { - { "prefetch", { Mb } }, - { "prefetchw", { Mb } }, - { "prefetchwt1", { Mb } }, - { "prefetch", { Mb } }, - { "prefetch", { Mb } }, - { "prefetch", { Mb } }, - { "prefetch", { Mb } }, - { "prefetch", { Mb } }, + { "prefetch", { Mb }, 0 }, + { "prefetchw", { Mb }, 0 }, + { "prefetchwt1", { Mb }, 0 }, + { "prefetch", { Mb }, 0 }, + { "prefetch", { Mb }, 0 }, + { "prefetch", { Mb }, 0 }, + { "prefetch", { Mb }, 0 }, + { "prefetch", { Mb }, 0 }, }, /* REG_0F18 */ { @@ -3543,18 +3540,18 @@ static const struct dis386 reg_table[][8] = { }, /* REG_0FA6 */ { - { "montmul", { { OP_0f07, 0 } } }, - { "xsha1", { { OP_0f07, 0 } } }, - { "xsha256", { { OP_0f07, 0 } } }, + { "montmul", { { OP_0f07, 0 } }, 0 }, + { "xsha1", { { OP_0f07, 0 } }, 0 }, + { "xsha256", { { OP_0f07, 0 } }, 0 }, }, /* REG_0FA7 */ { - { "xstore-rng", { { OP_0f07, 0 } } }, - { "xcrypt-ecb", { { OP_0f07, 0 } } }, - { "xcrypt-cbc", { { OP_0f07, 0 } } }, - { "xcrypt-ctr", { { OP_0f07, 0 } } }, - { "xcrypt-cfb", { { OP_0f07, 0 } } }, - { "xcrypt-ofb", { { OP_0f07, 0 } } }, + { "xstore-rng", { { OP_0f07, 0 } }, 0 }, + { "xcrypt-ecb", { { OP_0f07, 0 } }, 0 }, + { "xcrypt-cbc", { { OP_0f07, 0 } }, 0 }, + { "xcrypt-ctr", { { OP_0f07, 0 } }, 0 }, + { "xcrypt-cfb", { { OP_0f07, 0 } }, 0 }, + { "xcrypt-ofb", { { OP_0f07, 0 } }, 0 }, }, /* REG_0FAE */ { @@ -3573,15 +3570,15 @@ static const struct dis386 reg_table[][8] = { { Bad_Opcode }, { Bad_Opcode }, { Bad_Opcode }, - { "btQ", { Ev, Ib } }, - { "btsQ", { Evh1, Ib } }, - { "btrQ", { Evh1, Ib } }, - { "btcQ", { Evh1, Ib } }, + { "btQ", { Ev, Ib }, 0 }, + { "btsQ", { Evh1, Ib }, 0 }, + { "btrQ", { Evh1, Ib }, 0 }, + { "btcQ", { Evh1, Ib }, 0 }, }, /* REG_0FC7 */ { { Bad_Opcode }, - { "cmpxchg8b", { { CMPXCHG8B_Fixup, q_mode } } }, + { "cmpxchg8b", { { CMPXCHG8B_Fixup, q_mode } }, 0 }, { Bad_Opcode }, { MOD_TABLE (MOD_0FC7_REG_3) }, { MOD_TABLE (MOD_0FC7_REG_4) }, @@ -3636,34 +3633,34 @@ static const struct dis386 reg_table[][8] = { }, /* REG_XOP_LWPCB */ { - { "llwpcb", { { OP_LWPCB_E, 0 } } }, - { "slwpcb", { { OP_LWPCB_E, 0 } } }, + { "llwpcb", { { OP_LWPCB_E, 0 } }, 0 }, + { "slwpcb", { { OP_LWPCB_E, 0 } }, 0 }, }, /* REG_XOP_LWP */ { - { "lwpins", { { OP_LWP_E, 0 }, Ed, Iq } }, - { "lwpval", { { OP_LWP_E, 0 }, Ed, Iq } }, + { "lwpins", { { OP_LWP_E, 0 }, Ed, Iq }, 0 }, + { "lwpval", { { OP_LWP_E, 0 }, Ed, Iq }, 0 }, }, /* REG_XOP_TBM_01 */ { { Bad_Opcode }, - { "blcfill", { { OP_LWP_E, 0 }, Ev } }, - { "blsfill", { { OP_LWP_E, 0 }, Ev } }, - { "blcs", { { OP_LWP_E, 0 }, Ev } }, - { "tzmsk", { { OP_LWP_E, 0 }, Ev } }, - { "blcic", { { OP_LWP_E, 0 }, Ev } }, - { "blsic", { { OP_LWP_E, 0 }, Ev } }, - { "t1mskc", { { OP_LWP_E, 0 }, Ev } }, + { "blcfill", { { OP_LWP_E, 0 }, Ev }, 0 }, + { "blsfill", { { OP_LWP_E, 0 }, Ev }, 0 }, + { "blcs", { { OP_LWP_E, 0 }, Ev }, 0 }, + { "tzmsk", { { OP_LWP_E, 0 }, Ev }, 0 }, + { "blcic", { { OP_LWP_E, 0 }, Ev }, 0 }, + { "blsic", { { OP_LWP_E, 0 }, Ev }, 0 }, + { "t1mskc", { { OP_LWP_E, 0 }, Ev }, 0 }, }, /* REG_XOP_TBM_02 */ { { Bad_Opcode }, - { "blcmsk", { { OP_LWP_E, 0 }, Ev } }, + { "blcmsk", { { OP_LWP_E, 0 }, Ev }, 0 }, { Bad_Opcode }, { Bad_Opcode }, { Bad_Opcode }, { Bad_Opcode }, - { "blci", { { OP_LWP_E, 0 }, Ev } }, + { "blci", { { OP_LWP_E, 0 }, Ev }, 0 }, }, #define NEED_REG_TABLE #include "i386-dis-evex.h" @@ -3673,64 +3670,64 @@ static const struct dis386 reg_table[][8] = { static const struct dis386 prefix_table[][4] = { /* PREFIX_90 */ { - { "xchgS", { { NOP_Fixup1, eAX_reg }, { NOP_Fixup2, eAX_reg } } }, - { "pause", { XX } }, - { "xchgS", { { NOP_Fixup1, eAX_reg }, { NOP_Fixup2, eAX_reg } } }, + { "xchgS", { { NOP_Fixup1, eAX_reg }, { NOP_Fixup2, eAX_reg } }, 0 }, + { "pause", { XX }, 0 }, + { "xchgS", { { NOP_Fixup1, eAX_reg }, { NOP_Fixup2, eAX_reg } }, 0 }, }, /* PREFIX_0F10 */ { - { "movups", { XM, EXx } }, - { "movss", { XM, EXd } }, - { "movupd", { XM, EXx } }, - { "movsd", { XM, EXq } }, + { "movups", { XM, EXx }, PREFIX_MANDATORY }, + { "movss", { XM, EXd }, PREFIX_MANDATORY }, + { "movupd", { XM, EXx }, PREFIX_MANDATORY }, + { "movsd", { XM, EXq }, PREFIX_MANDATORY }, }, /* PREFIX_0F11 */ { - { "movups", { EXxS, XM } }, - { "movss", { EXdS, XM } }, - { "movupd", { EXxS, XM } }, - { "movsd", { EXqS, XM } }, + { "movups", { EXxS, XM }, PREFIX_MANDATORY }, + { "movss", { EXdS, XM }, PREFIX_MANDATORY }, + { "movupd", { EXxS, XM }, PREFIX_MANDATORY }, + { "movsd", { EXqS, XM }, PREFIX_MANDATORY }, }, /* PREFIX_0F12 */ { { MOD_TABLE (MOD_0F12_PREFIX_0) }, - { "movsldup", { XM, EXx } }, - { "movlpd", { XM, EXq } }, - { "movddup", { XM, EXq } }, + { "movsldup", { XM, EXx }, PREFIX_MANDATORY }, + { "movlpd", { XM, EXq }, PREFIX_MANDATORY }, + { "movddup", { XM, EXq }, PREFIX_MANDATORY }, }, /* PREFIX_0F16 */ { { MOD_TABLE (MOD_0F16_PREFIX_0) }, - { "movshdup", { XM, EXx } }, - { "movhpd", { XM, EXq } }, + { "movshdup", { XM, EXx }, PREFIX_MANDATORY }, + { "movhpd", { XM, EXq }, PREFIX_MANDATORY }, }, /* PREFIX_0F1A */ { { MOD_TABLE (MOD_0F1A_PREFIX_0) }, - { "bndcl", { Gbnd, Ev_bnd } }, - { "bndmov", { Gbnd, Ebnd } }, - { "bndcu", { Gbnd, Ev_bnd } }, + { "bndcl", { Gbnd, Ev_bnd }, 0 }, + { "bndmov", { Gbnd, Ebnd }, 0 }, + { "bndcu", { Gbnd, Ev_bnd }, 0 }, }, /* PREFIX_0F1B */ { { MOD_TABLE (MOD_0F1B_PREFIX_0) }, { MOD_TABLE (MOD_0F1B_PREFIX_1) }, - { "bndmov", { Ebnd, Gbnd } }, - { "bndcn", { Gbnd, Ev_bnd } }, + { "bndmov", { Ebnd, Gbnd }, 0 }, + { "bndcn", { Gbnd, Ev_bnd }, 0 }, }, /* PREFIX_0F2A */ { - { "cvtpi2ps", { XM, EMCq } }, - { "cvtsi2ss%LQ", { XM, Ev } }, - { "cvtpi2pd", { XM, EMCq } }, - { "cvtsi2sd%LQ", { XM, Ev } }, + { "cvtpi2ps", { XM, EMCq }, PREFIX_MANDATORY }, + { "cvtsi2ss%LQ", { XM, Ev }, PREFIX_MANDATORY }, + { "cvtpi2pd", { XM, EMCq }, PREFIX_MANDATORY }, + { "cvtsi2sd%LQ", { XM, Ev }, 0 }, }, /* PREFIX_0F2B */ @@ -3743,339 +3740,339 @@ static const struct dis386 prefix_table[][4] = { /* PREFIX_0F2C */ { - { "cvttps2pi", { MXC, EXq } }, - { "cvttss2siY", { Gv, EXd } }, - { "cvttpd2pi", { MXC, EXx } }, - { "cvttsd2siY", { Gv, EXq } }, + { "cvttps2pi", { MXC, EXq }, PREFIX_MANDATORY }, + { "cvttss2siY", { Gv, EXd }, PREFIX_MANDATORY }, + { "cvttpd2pi", { MXC, EXx }, PREFIX_MANDATORY }, + { "cvttsd2siY", { Gv, EXq }, PREFIX_MANDATORY }, }, /* PREFIX_0F2D */ { - { "cvtps2pi", { MXC, EXq } }, - { "cvtss2siY", { Gv, EXd } }, - { "cvtpd2pi", { MXC, EXx } }, - { "cvtsd2siY", { Gv, EXq } }, + { "cvtps2pi", { MXC, EXq }, PREFIX_MANDATORY }, + { "cvtss2siY", { Gv, EXd }, PREFIX_MANDATORY }, + { "cvtpd2pi", { MXC, EXx }, PREFIX_MANDATORY }, + { "cvtsd2siY", { Gv, EXq }, PREFIX_MANDATORY }, }, /* PREFIX_0F2E */ { - { "ucomiss",{ XM, EXd } }, + { "ucomiss",{ XM, EXd }, 0 }, { Bad_Opcode }, - { "ucomisd",{ XM, EXq } }, + { "ucomisd",{ XM, EXq }, 0 }, }, /* PREFIX_0F2F */ { - { "comiss", { XM, EXd } }, + { "comiss", { XM, EXd }, 0 }, { Bad_Opcode }, - { "comisd", { XM, EXq } }, + { "comisd", { XM, EXq }, 0 }, }, /* PREFIX_0F51 */ { - { "sqrtps", { XM, EXx } }, - { "sqrtss", { XM, EXd } }, - { "sqrtpd", { XM, EXx } }, - { "sqrtsd", { XM, EXq } }, + { "sqrtps", { XM, EXx }, PREFIX_MANDATORY }, + { "sqrtss", { XM, EXd }, PREFIX_MANDATORY }, + { "sqrtpd", { XM, EXx }, PREFIX_MANDATORY }, + { "sqrtsd", { XM, EXq }, PREFIX_MANDATORY }, }, /* PREFIX_0F52 */ { - { "rsqrtps",{ XM, EXx } }, - { "rsqrtss",{ XM, EXd } }, + { "rsqrtps",{ XM, EXx }, PREFIX_MANDATORY }, + { "rsqrtss",{ XM, EXd }, PREFIX_MANDATORY }, }, /* PREFIX_0F53 */ { - { "rcpps", { XM, EXx } }, - { "rcpss", { XM, EXd } }, + { "rcpps", { XM, EXx }, PREFIX_MANDATORY }, + { "rcpss", { XM, EXd }, PREFIX_MANDATORY }, }, /* PREFIX_0F58 */ { - { "addps", { XM, EXx } }, - { "addss", { XM, EXd } }, - { "addpd", { XM, EXx } }, - { "addsd", { XM, EXq } }, + { "addps", { XM, EXx }, PREFIX_MANDATORY }, + { "addss", { XM, EXd }, PREFIX_MANDATORY }, + { "addpd", { XM, EXx }, PREFIX_MANDATORY }, + { "addsd", { XM, EXq }, PREFIX_MANDATORY }, }, /* PREFIX_0F59 */ { - { "mulps", { XM, EXx } }, - { "mulss", { XM, EXd } }, - { "mulpd", { XM, EXx } }, - { "mulsd", { XM, EXq } }, + { "mulps", { XM, EXx }, PREFIX_MANDATORY }, + { "mulss", { XM, EXd }, PREFIX_MANDATORY }, + { "mulpd", { XM, EXx }, PREFIX_MANDATORY }, + { "mulsd", { XM, EXq }, PREFIX_MANDATORY }, }, /* PREFIX_0F5A */ { - { "cvtps2pd", { XM, EXq } }, - { "cvtss2sd", { XM, EXd } }, - { "cvtpd2ps", { XM, EXx } }, - { "cvtsd2ss", { XM, EXq } }, + { "cvtps2pd", { XM, EXq }, PREFIX_MANDATORY }, + { "cvtss2sd", { XM, EXd }, PREFIX_MANDATORY }, + { "cvtpd2ps", { XM, EXx }, PREFIX_MANDATORY }, + { "cvtsd2ss", { XM, EXq }, PREFIX_MANDATORY }, }, /* PREFIX_0F5B */ { - { "cvtdq2ps", { XM, EXx } }, - { "cvttps2dq", { XM, EXx } }, - { "cvtps2dq", { XM, EXx } }, + { "cvtdq2ps", { XM, EXx }, PREFIX_MANDATORY }, + { "cvttps2dq", { XM, EXx }, PREFIX_MANDATORY }, + { "cvtps2dq", { XM, EXx }, PREFIX_MANDATORY }, }, /* PREFIX_0F5C */ { - { "subps", { XM, EXx } }, - { "subss", { XM, EXd } }, - { "subpd", { XM, EXx } }, - { "subsd", { XM, EXq } }, + { "subps", { XM, EXx }, PREFIX_MANDATORY }, + { "subss", { XM, EXd }, PREFIX_MANDATORY }, + { "subpd", { XM, EXx }, PREFIX_MANDATORY }, + { "subsd", { XM, EXq }, PREFIX_MANDATORY }, }, /* PREFIX_0F5D */ { - { "minps", { XM, EXx } }, - { "minss", { XM, EXd } }, - { "minpd", { XM, EXx } }, - { "minsd", { XM, EXq } }, + { "minps", { XM, EXx }, PREFIX_MANDATORY }, + { "minss", { XM, EXd }, PREFIX_MANDATORY }, + { "minpd", { XM, EXx }, PREFIX_MANDATORY }, + { "minsd", { XM, EXq }, PREFIX_MANDATORY }, }, /* PREFIX_0F5E */ { - { "divps", { XM, EXx } }, - { "divss", { XM, EXd } }, - { "divpd", { XM, EXx } }, - { "divsd", { XM, EXq } }, + { "divps", { XM, EXx }, PREFIX_MANDATORY }, + { "divss", { XM, EXd }, PREFIX_MANDATORY }, + { "divpd", { XM, EXx }, PREFIX_MANDATORY }, + { "divsd", { XM, EXq }, PREFIX_MANDATORY }, }, /* PREFIX_0F5F */ { - { "maxps", { XM, EXx } }, - { "maxss", { XM, EXd } }, - { "maxpd", { XM, EXx } }, - { "maxsd", { XM, EXq } }, + { "maxps", { XM, EXx }, PREFIX_MANDATORY }, + { "maxss", { XM, EXd }, PREFIX_MANDATORY }, + { "maxpd", { XM, EXx }, PREFIX_MANDATORY }, + { "maxsd", { XM, EXq }, PREFIX_MANDATORY }, }, /* PREFIX_0F60 */ { - { "punpcklbw",{ MX, EMd } }, + { "punpcklbw",{ MX, EMd }, PREFIX_MANDATORY }, { Bad_Opcode }, - { "punpcklbw",{ MX, EMx } }, + { "punpcklbw",{ MX, EMx }, PREFIX_MANDATORY }, }, /* PREFIX_0F61 */ { - { "punpcklwd",{ MX, EMd } }, + { "punpcklwd",{ MX, EMd }, PREFIX_MANDATORY }, { Bad_Opcode }, - { "punpcklwd",{ MX, EMx } }, + { "punpcklwd",{ MX, EMx }, PREFIX_MANDATORY }, }, /* PREFIX_0F62 */ { - { "punpckldq",{ MX, EMd } }, + { "punpckldq",{ MX, EMd }, PREFIX_MANDATORY }, { Bad_Opcode }, - { "punpckldq",{ MX, EMx } }, + { "punpckldq",{ MX, EMx }, PREFIX_MANDATORY }, }, /* PREFIX_0F6C */ { { Bad_Opcode }, { Bad_Opcode }, - { "punpcklqdq", { XM, EXx } }, + { "punpcklqdq", { XM, EXx }, PREFIX_MANDATORY }, }, /* PREFIX_0F6D */ { { Bad_Opcode }, { Bad_Opcode }, - { "punpckhqdq", { XM, EXx } }, + { "punpckhqdq", { XM, EXx }, PREFIX_MANDATORY }, }, /* PREFIX_0F6F */ { - { "movq", { MX, EM } }, - { "movdqu", { XM, EXx } }, - { "movdqa", { XM, EXx } }, + { "movq", { MX, EM }, PREFIX_MANDATORY }, + { "movdqu", { XM, EXx }, PREFIX_MANDATORY }, + { "movdqa", { XM, EXx }, PREFIX_MANDATORY }, }, /* PREFIX_0F70 */ { - { "pshufw", { MX, EM, Ib } }, - { "pshufhw",{ XM, EXx, Ib } }, - { "pshufd", { XM, EXx, Ib } }, - { "pshuflw",{ XM, EXx, Ib } }, + { "pshufw", { MX, EM, Ib }, PREFIX_MANDATORY }, + { "pshufhw",{ XM, EXx, Ib }, PREFIX_MANDATORY }, + { "pshufd", { XM, EXx, Ib }, PREFIX_MANDATORY }, + { "pshuflw",{ XM, EXx, Ib }, PREFIX_MANDATORY }, }, /* PREFIX_0F73_REG_3 */ { { Bad_Opcode }, { Bad_Opcode }, - { "psrldq", { XS, Ib } }, + { "psrldq", { XS, Ib }, 0 }, }, /* PREFIX_0F73_REG_7 */ { { Bad_Opcode }, { Bad_Opcode }, - { "pslldq", { XS, Ib } }, + { "pslldq", { XS, Ib }, 0 }, }, /* PREFIX_0F78 */ { - {"vmread", { Em, Gm } }, + {"vmread", { Em, Gm }, 0 }, { Bad_Opcode }, - {"extrq", { XS, Ib, Ib } }, - {"insertq", { XM, XS, Ib, Ib } }, + {"extrq", { XS, Ib, Ib }, 0 }, + {"insertq", { XM, XS, Ib, Ib }, 0 }, }, /* PREFIX_0F79 */ { - {"vmwrite", { Gm, Em } }, + {"vmwrite", { Gm, Em }, 0 }, { Bad_Opcode }, - {"extrq", { XM, XS } }, - {"insertq", { XM, XS } }, + {"extrq", { XM, XS }, 0 }, + {"insertq", { XM, XS }, 0 }, }, /* PREFIX_0F7C */ { { Bad_Opcode }, { Bad_Opcode }, - { "haddpd", { XM, EXx } }, - { "haddps", { XM, EXx } }, + { "haddpd", { XM, EXx }, PREFIX_MANDATORY }, + { "haddps", { XM, EXx }, PREFIX_MANDATORY }, }, /* PREFIX_0F7D */ { { Bad_Opcode }, { Bad_Opcode }, - { "hsubpd", { XM, EXx } }, - { "hsubps", { XM, EXx } }, + { "hsubpd", { XM, EXx }, PREFIX_MANDATORY }, + { "hsubps", { XM, EXx }, PREFIX_MANDATORY }, }, /* PREFIX_0F7E */ { - { "movK", { Edq, MX } }, - { "movq", { XM, EXq } }, - { "movK", { Edq, XM } }, + { "movK", { Edq, MX }, PREFIX_MANDATORY }, + { "movq", { XM, EXq }, PREFIX_MANDATORY }, + { "movK", { Edq, XM }, PREFIX_MANDATORY }, }, /* PREFIX_0F7F */ { - { "movq", { EMS, MX } }, - { "movdqu", { EXxS, XM } }, - { "movdqa", { EXxS, XM } }, + { "movq", { EMS, MX }, PREFIX_MANDATORY }, + { "movdqu", { EXxS, XM }, PREFIX_MANDATORY }, + { "movdqa", { EXxS, XM }, PREFIX_MANDATORY }, }, /* PREFIX_0FAE_REG_0 */ { { Bad_Opcode }, - { "rdfsbase", { Ev } }, + { "rdfsbase", { Ev }, 0 }, }, /* PREFIX_0FAE_REG_1 */ { { Bad_Opcode }, - { "rdgsbase", { Ev } }, + { "rdgsbase", { Ev }, 0 }, }, /* PREFIX_0FAE_REG_2 */ { { Bad_Opcode }, - { "wrfsbase", { Ev } }, + { "wrfsbase", { Ev }, 0 }, }, /* PREFIX_0FAE_REG_3 */ { { Bad_Opcode }, - { "wrgsbase", { Ev } }, + { "wrgsbase", { Ev }, 0 }, }, /* PREFIX_0FAE_REG_6 */ { - { "xsaveopt", { FXSAVE } }, + { "xsaveopt", { FXSAVE }, 0 }, { Bad_Opcode }, - { "clwb", { Mb } }, + { "clwb", { Mb }, 0 }, }, /* PREFIX_0FAE_REG_7 */ { - { "clflush", { Mb } }, + { "clflush", { Mb }, 0 }, { Bad_Opcode }, - { "clflushopt", { Mb } }, + { "clflushopt", { Mb }, 0 }, }, /* PREFIX_RM_0_0FAE_REG_7 */ { - { "sfence", { Skip_MODRM } }, + { "sfence", { Skip_MODRM }, 0 }, { Bad_Opcode }, - { "pcommit", { Skip_MODRM } }, + { "pcommit", { Skip_MODRM }, 0 }, }, /* PREFIX_0FB8 */ { { Bad_Opcode }, - { "popcntS", { Gv, Ev } }, + { "popcntS", { Gv, Ev }, 0 }, }, /* PREFIX_0FBC */ { - { "bsfS", { Gv, Ev } }, - { "tzcntS", { Gv, Ev } }, - { "bsfS", { Gv, Ev } }, + { "bsfS", { Gv, Ev }, 0 }, + { "tzcntS", { Gv, Ev }, 0 }, + { "bsfS", { Gv, Ev }, 0 }, }, /* PREFIX_0FBD */ { - { "bsrS", { Gv, Ev } }, - { "lzcntS", { Gv, Ev } }, - { "bsrS", { Gv, Ev } }, + { "bsrS", { Gv, Ev }, 0 }, + { "lzcntS", { Gv, Ev }, 0 }, + { "bsrS", { Gv, Ev }, 0 }, }, /* PREFIX_0FC2 */ { - { "cmpps", { XM, EXx, CMP } }, - { "cmpss", { XM, EXd, CMP } }, - { "cmppd", { XM, EXx, CMP } }, - { "cmpsd", { XM, EXq, CMP } }, + { "cmpps", { XM, EXx, CMP }, PREFIX_MANDATORY }, + { "cmpss", { XM, EXd, CMP }, PREFIX_MANDATORY }, + { "cmppd", { XM, EXx, CMP }, PREFIX_MANDATORY }, + { "cmpsd", { XM, EXq, CMP }, PREFIX_MANDATORY }, }, /* PREFIX_0FC3 */ { - { "movntiS", { Ma, Gv } }, + { "movntiS", { Ma, Gv }, PREFIX_MANDATORY }, }, /* PREFIX_0FC7_REG_6 */ { - { "vmptrld",{ Mq } }, - { "vmxon", { Mq } }, - { "vmclear",{ Mq } }, + { "vmptrld",{ Mq }, 0 }, + { "vmxon", { Mq }, 0 }, + { "vmclear",{ Mq }, 0 }, }, /* PREFIX_0FD0 */ { { Bad_Opcode }, { Bad_Opcode }, - { "addsubpd", { XM, EXx } }, - { "addsubps", { XM, EXx } }, + { "addsubpd", { XM, EXx }, 0 }, + { "addsubps", { XM, EXx }, 0 }, }, /* PREFIX_0FD6 */ { { Bad_Opcode }, - { "movq2dq",{ XM, MS } }, - { "movq", { EXqS, XM } }, - { "movdq2q",{ MX, XS } }, + { "movq2dq",{ XM, MS }, 0 }, + { "movq", { EXqS, XM }, 0 }, + { "movdq2q",{ MX, XS }, 0 }, }, /* PREFIX_0FE6 */ { { Bad_Opcode }, - { "cvtdq2pd", { XM, EXq } }, - { "cvttpd2dq", { XM, EXx } }, - { "cvtpd2dq", { XM, EXx } }, + { "cvtdq2pd", { XM, EXq }, PREFIX_MANDATORY }, + { "cvttpd2dq", { XM, EXx }, PREFIX_MANDATORY }, + { "cvtpd2dq", { XM, EXx }, PREFIX_MANDATORY }, }, /* PREFIX_0FE7 */ { - { "movntq", { Mq, MX } }, + { "movntq", { Mq, MX }, PREFIX_MANDATORY }, { Bad_Opcode }, { MOD_TABLE (MOD_0FE7_PREFIX_2) }, }, @@ -4090,93 +4087,93 @@ static const struct dis386 prefix_table[][4] = { /* PREFIX_0FF7 */ { - { "maskmovq", { MX, MS } }, + { "maskmovq", { MX, MS }, PREFIX_MANDATORY }, { Bad_Opcode }, - { "maskmovdqu", { XM, XS } }, + { "maskmovdqu", { XM, XS }, PREFIX_MANDATORY }, }, /* PREFIX_0F3810 */ { { Bad_Opcode }, { Bad_Opcode }, - { "pblendvb", { XM, EXx, XMM0 } }, + { "pblendvb", { XM, EXx, XMM0 }, PREFIX_MANDATORY }, }, /* PREFIX_0F3814 */ { { Bad_Opcode }, { Bad_Opcode }, - { "blendvps", { XM, EXx, XMM0 } }, + { "blendvps", { XM, EXx, XMM0 }, PREFIX_MANDATORY }, }, /* PREFIX_0F3815 */ { { Bad_Opcode }, { Bad_Opcode }, - { "blendvpd", { XM, EXx, XMM0 } }, + { "blendvpd", { XM, EXx, XMM0 }, PREFIX_MANDATORY }, }, /* PREFIX_0F3817 */ { { Bad_Opcode }, { Bad_Opcode }, - { "ptest", { XM, EXx } }, + { "ptest", { XM, EXx }, PREFIX_MANDATORY }, }, /* PREFIX_0F3820 */ { { Bad_Opcode }, { Bad_Opcode }, - { "pmovsxbw", { XM, EXq } }, + { "pmovsxbw", { XM, EXq }, PREFIX_MANDATORY }, }, /* PREFIX_0F3821 */ { { Bad_Opcode }, { Bad_Opcode }, - { "pmovsxbd", { XM, EXd } }, + { "pmovsxbd", { XM, EXd }, PREFIX_MANDATORY }, }, /* PREFIX_0F3822 */ { { Bad_Opcode }, { Bad_Opcode }, - { "pmovsxbq", { XM, EXw } }, + { "pmovsxbq", { XM, EXw }, PREFIX_MANDATORY }, }, /* PREFIX_0F3823 */ { { Bad_Opcode }, { Bad_Opcode }, - { "pmovsxwd", { XM, EXq } }, + { "pmovsxwd", { XM, EXq }, PREFIX_MANDATORY }, }, /* PREFIX_0F3824 */ { { Bad_Opcode }, { Bad_Opcode }, - { "pmovsxwq", { XM, EXd } }, + { "pmovsxwq", { XM, EXd }, PREFIX_MANDATORY }, }, /* PREFIX_0F3825 */ { { Bad_Opcode }, { Bad_Opcode }, - { "pmovsxdq", { XM, EXq } }, + { "pmovsxdq", { XM, EXq }, PREFIX_MANDATORY }, }, /* PREFIX_0F3828 */ { { Bad_Opcode }, { Bad_Opcode }, - { "pmuldq", { XM, EXx } }, + { "pmuldq", { XM, EXx }, PREFIX_MANDATORY }, }, /* PREFIX_0F3829 */ { { Bad_Opcode }, { Bad_Opcode }, - { "pcmpeqq", { XM, EXx } }, + { "pcmpeqq", { XM, EXx }, PREFIX_MANDATORY }, }, /* PREFIX_0F382A */ @@ -4190,235 +4187,235 @@ static const struct dis386 prefix_table[][4] = { { { Bad_Opcode }, { Bad_Opcode }, - { "packusdw", { XM, EXx } }, + { "packusdw", { XM, EXx }, PREFIX_MANDATORY }, }, /* PREFIX_0F3830 */ { { Bad_Opcode }, { Bad_Opcode }, - { "pmovzxbw", { XM, EXq } }, + { "pmovzxbw", { XM, EXq }, PREFIX_MANDATORY }, }, /* PREFIX_0F3831 */ { { Bad_Opcode }, { Bad_Opcode }, - { "pmovzxbd", { XM, EXd } }, + { "pmovzxbd", { XM, EXd }, PREFIX_MANDATORY }, }, /* PREFIX_0F3832 */ { { Bad_Opcode }, { Bad_Opcode }, - { "pmovzxbq", { XM, EXw } }, + { "pmovzxbq", { XM, EXw }, PREFIX_MANDATORY }, }, /* PREFIX_0F3833 */ { { Bad_Opcode }, { Bad_Opcode }, - { "pmovzxwd", { XM, EXq } }, + { "pmovzxwd", { XM, EXq }, PREFIX_MANDATORY }, }, /* PREFIX_0F3834 */ { { Bad_Opcode }, { Bad_Opcode }, - { "pmovzxwq", { XM, EXd } }, + { "pmovzxwq", { XM, EXd }, PREFIX_MANDATORY }, }, /* PREFIX_0F3835 */ { { Bad_Opcode }, { Bad_Opcode }, - { "pmovzxdq", { XM, EXq } }, + { "pmovzxdq", { XM, EXq }, PREFIX_MANDATORY }, }, /* PREFIX_0F3837 */ { { Bad_Opcode }, { Bad_Opcode }, - { "pcmpgtq", { XM, EXx } }, + { "pcmpgtq", { XM, EXx }, PREFIX_MANDATORY }, }, /* PREFIX_0F3838 */ { { Bad_Opcode }, { Bad_Opcode }, - { "pminsb", { XM, EXx } }, + { "pminsb", { XM, EXx }, PREFIX_MANDATORY }, }, /* PREFIX_0F3839 */ { { Bad_Opcode }, { Bad_Opcode }, - { "pminsd", { XM, EXx } }, + { "pminsd", { XM, EXx }, PREFIX_MANDATORY }, }, /* PREFIX_0F383A */ { { Bad_Opcode }, { Bad_Opcode }, - { "pminuw", { XM, EXx } }, + { "pminuw", { XM, EXx }, PREFIX_MANDATORY }, }, /* PREFIX_0F383B */ { { Bad_Opcode }, { Bad_Opcode }, - { "pminud", { XM, EXx } }, + { "pminud", { XM, EXx }, PREFIX_MANDATORY }, }, /* PREFIX_0F383C */ { { Bad_Opcode }, { Bad_Opcode }, - { "pmaxsb", { XM, EXx } }, + { "pmaxsb", { XM, EXx }, PREFIX_MANDATORY }, }, /* PREFIX_0F383D */ { { Bad_Opcode }, { Bad_Opcode }, - { "pmaxsd", { XM, EXx } }, + { "pmaxsd", { XM, EXx }, PREFIX_MANDATORY }, }, /* PREFIX_0F383E */ { { Bad_Opcode }, { Bad_Opcode }, - { "pmaxuw", { XM, EXx } }, + { "pmaxuw", { XM, EXx }, PREFIX_MANDATORY }, }, /* PREFIX_0F383F */ { { Bad_Opcode }, { Bad_Opcode }, - { "pmaxud", { XM, EXx } }, + { "pmaxud", { XM, EXx }, PREFIX_MANDATORY }, }, /* PREFIX_0F3840 */ { { Bad_Opcode }, { Bad_Opcode }, - { "pmulld", { XM, EXx } }, + { "pmulld", { XM, EXx }, PREFIX_MANDATORY }, }, /* PREFIX_0F3841 */ { { Bad_Opcode }, { Bad_Opcode }, - { "phminposuw", { XM, EXx } }, + { "phminposuw", { XM, EXx }, PREFIX_MANDATORY }, }, /* PREFIX_0F3880 */ { { Bad_Opcode }, { Bad_Opcode }, - { "invept", { Gm, Mo } }, + { "invept", { Gm, Mo }, PREFIX_MANDATORY }, }, /* PREFIX_0F3881 */ { { Bad_Opcode }, { Bad_Opcode }, - { "invvpid", { Gm, Mo } }, + { "invvpid", { Gm, Mo }, PREFIX_MANDATORY }, }, /* PREFIX_0F3882 */ { { Bad_Opcode }, { Bad_Opcode }, - { "invpcid", { Gm, M } }, + { "invpcid", { Gm, M }, PREFIX_MANDATORY }, }, /* PREFIX_0F38C8 */ { - { "sha1nexte", { XM, EXxmm } }, + { "sha1nexte", { XM, EXxmm }, PREFIX_MANDATORY }, }, /* PREFIX_0F38C9 */ { - { "sha1msg1", { XM, EXxmm } }, + { "sha1msg1", { XM, EXxmm }, PREFIX_MANDATORY }, }, /* PREFIX_0F38CA */ { - { "sha1msg2", { XM, EXxmm } }, + { "sha1msg2", { XM, EXxmm }, PREFIX_MANDATORY }, }, /* PREFIX_0F38CB */ { - { "sha256rnds2", { XM, EXxmm, XMM0 } }, + { "sha256rnds2", { XM, EXxmm, XMM0 }, PREFIX_MANDATORY }, }, /* PREFIX_0F38CC */ { - { "sha256msg1", { XM, EXxmm } }, + { "sha256msg1", { XM, EXxmm }, PREFIX_MANDATORY }, }, /* PREFIX_0F38CD */ { - { "sha256msg2", { XM, EXxmm } }, + { "sha256msg2", { XM, EXxmm }, PREFIX_MANDATORY }, }, /* PREFIX_0F38DB */ { { Bad_Opcode }, { Bad_Opcode }, - { "aesimc", { XM, EXx } }, + { "aesimc", { XM, EXx }, PREFIX_MANDATORY }, }, /* PREFIX_0F38DC */ { { Bad_Opcode }, { Bad_Opcode }, - { "aesenc", { XM, EXx } }, + { "aesenc", { XM, EXx }, PREFIX_MANDATORY }, }, /* PREFIX_0F38DD */ { { Bad_Opcode }, { Bad_Opcode }, - { "aesenclast", { XM, EXx } }, + { "aesenclast", { XM, EXx }, PREFIX_MANDATORY }, }, /* PREFIX_0F38DE */ { { Bad_Opcode }, { Bad_Opcode }, - { "aesdec", { XM, EXx } }, + { "aesdec", { XM, EXx }, PREFIX_MANDATORY }, }, /* PREFIX_0F38DF */ { { Bad_Opcode }, { Bad_Opcode }, - { "aesdeclast", { XM, EXx } }, + { "aesdeclast", { XM, EXx }, PREFIX_MANDATORY }, }, /* PREFIX_0F38F0 */ { - { "movbeS", { Gv, { MOVBE_Fixup, v_mode } } }, + { "movbeS", { Gv, { MOVBE_Fixup, v_mode } }, PREFIX_MANDATORY }, { Bad_Opcode }, - { "movbeS", { Gv, { MOVBE_Fixup, v_mode } } }, - { "crc32", { Gdq, { CRC32_Fixup, b_mode } } }, + { "movbeS", { Gv, { MOVBE_Fixup, v_mode } }, PREFIX_MANDATORY }, + { "crc32", { Gdq, { CRC32_Fixup, b_mode } }, PREFIX_MANDATORY }, }, /* PREFIX_0F38F1 */ { - { "movbeS", { { MOVBE_Fixup, v_mode }, Gv } }, + { "movbeS", { { MOVBE_Fixup, v_mode }, Gv }, PREFIX_MANDATORY }, { Bad_Opcode }, - { "movbeS", { { MOVBE_Fixup, v_mode }, Gv } }, - { "crc32", { Gdq, { CRC32_Fixup, v_mode } } }, + { "movbeS", { { MOVBE_Fixup, v_mode }, Gv }, PREFIX_MANDATORY }, + { "crc32", { Gdq, { CRC32_Fixup, v_mode } }, PREFIX_MANDATORY }, }, /* PREFIX_0F38F6 */ { { Bad_Opcode }, - { "adoxS", { Gdq, Edq} }, - { "adcxS", { Gdq, Edq} }, + { "adoxS", { Gdq, Edq}, PREFIX_MANDATORY }, + { "adcxS", { Gdq, Edq}, PREFIX_MANDATORY }, { Bad_Opcode }, }, @@ -4426,166 +4423,166 @@ static const struct dis386 prefix_table[][4] = { { { Bad_Opcode }, { Bad_Opcode }, - { "roundps", { XM, EXx, Ib } }, + { "roundps", { XM, EXx, Ib }, PREFIX_MANDATORY }, }, /* PREFIX_0F3A09 */ { { Bad_Opcode }, { Bad_Opcode }, - { "roundpd", { XM, EXx, Ib } }, + { "roundpd", { XM, EXx, Ib }, PREFIX_MANDATORY }, }, /* PREFIX_0F3A0A */ { { Bad_Opcode }, { Bad_Opcode }, - { "roundss", { XM, EXd, Ib } }, + { "roundss", { XM, EXd, Ib }, PREFIX_MANDATORY }, }, /* PREFIX_0F3A0B */ { { Bad_Opcode }, { Bad_Opcode }, - { "roundsd", { XM, EXq, Ib } }, + { "roundsd", { XM, EXq, Ib }, PREFIX_MANDATORY }, }, /* PREFIX_0F3A0C */ { { Bad_Opcode }, { Bad_Opcode }, - { "blendps", { XM, EXx, Ib } }, + { "blendps", { XM, EXx, Ib }, PREFIX_MANDATORY }, }, /* PREFIX_0F3A0D */ { { Bad_Opcode }, { Bad_Opcode }, - { "blendpd", { XM, EXx, Ib } }, + { "blendpd", { XM, EXx, Ib }, PREFIX_MANDATORY }, }, /* PREFIX_0F3A0E */ { { Bad_Opcode }, { Bad_Opcode }, - { "pblendw", { XM, EXx, Ib } }, + { "pblendw", { XM, EXx, Ib }, PREFIX_MANDATORY }, }, /* PREFIX_0F3A14 */ { { Bad_Opcode }, { Bad_Opcode }, - { "pextrb", { Edqb, XM, Ib } }, + { "pextrb", { Edqb, XM, Ib }, PREFIX_MANDATORY }, }, /* PREFIX_0F3A15 */ { { Bad_Opcode }, { Bad_Opcode }, - { "pextrw", { Edqw, XM, Ib } }, + { "pextrw", { Edqw, XM, Ib }, PREFIX_MANDATORY }, }, /* PREFIX_0F3A16 */ { { Bad_Opcode }, { Bad_Opcode }, - { "pextrK", { Edq, XM, Ib } }, + { "pextrK", { Edq, XM, Ib }, PREFIX_MANDATORY }, }, /* PREFIX_0F3A17 */ { { Bad_Opcode }, { Bad_Opcode }, - { "extractps", { Edqd, XM, Ib } }, + { "extractps", { Edqd, XM, Ib }, PREFIX_MANDATORY }, }, /* PREFIX_0F3A20 */ { { Bad_Opcode }, { Bad_Opcode }, - { "pinsrb", { XM, Edqb, Ib } }, + { "pinsrb", { XM, Edqb, Ib }, PREFIX_MANDATORY }, }, /* PREFIX_0F3A21 */ { { Bad_Opcode }, { Bad_Opcode }, - { "insertps", { XM, EXd, Ib } }, + { "insertps", { XM, EXd, Ib }, PREFIX_MANDATORY }, }, /* PREFIX_0F3A22 */ { { Bad_Opcode }, { Bad_Opcode }, - { "pinsrK", { XM, Edq, Ib } }, + { "pinsrK", { XM, Edq, Ib }, PREFIX_MANDATORY }, }, /* PREFIX_0F3A40 */ { { Bad_Opcode }, { Bad_Opcode }, - { "dpps", { XM, EXx, Ib } }, + { "dpps", { XM, EXx, Ib }, PREFIX_MANDATORY }, }, /* PREFIX_0F3A41 */ { { Bad_Opcode }, { Bad_Opcode }, - { "dppd", { XM, EXx, Ib } }, + { "dppd", { XM, EXx, Ib }, PREFIX_MANDATORY }, }, /* PREFIX_0F3A42 */ { { Bad_Opcode }, { Bad_Opcode }, - { "mpsadbw", { XM, EXx, Ib } }, + { "mpsadbw", { XM, EXx, Ib }, PREFIX_MANDATORY }, }, /* PREFIX_0F3A44 */ { { Bad_Opcode }, { Bad_Opcode }, - { "pclmulqdq", { XM, EXx, PCLMUL } }, + { "pclmulqdq", { XM, EXx, PCLMUL }, PREFIX_MANDATORY }, }, /* PREFIX_0F3A60 */ { { Bad_Opcode }, { Bad_Opcode }, - { "pcmpestrm", { XM, EXx, Ib } }, + { "pcmpestrm", { XM, EXx, Ib }, PREFIX_MANDATORY }, }, /* PREFIX_0F3A61 */ { { Bad_Opcode }, { Bad_Opcode }, - { "pcmpestri", { XM, EXx, Ib } }, + { "pcmpestri", { XM, EXx, Ib }, PREFIX_MANDATORY }, }, /* PREFIX_0F3A62 */ { { Bad_Opcode }, { Bad_Opcode }, - { "pcmpistrm", { XM, EXx, Ib } }, + { "pcmpistrm", { XM, EXx, Ib }, PREFIX_MANDATORY }, }, /* PREFIX_0F3A63 */ { { Bad_Opcode }, { Bad_Opcode }, - { "pcmpistri", { XM, EXx, Ib } }, + { "pcmpistri", { XM, EXx, Ib }, PREFIX_MANDATORY }, }, /* PREFIX_0F3ACC */ { - { "sha1rnds4", { XM, EXxmm, Ib } }, + { "sha1rnds4", { XM, EXxmm, Ib }, PREFIX_MANDATORY }, }, /* PREFIX_0F3ADF */ { { Bad_Opcode }, { Bad_Opcode }, - { "aeskeygenassist", { XM, EXx, Ib } }, + { "aeskeygenassist", { XM, EXx, Ib }, PREFIX_MANDATORY }, }, /* PREFIX_VEX_0F10 */ @@ -4753,7 +4750,7 @@ static const struct dis386 prefix_table[][4] = { { { VEX_W_TABLE (VEX_W_0F5A_P_0) }, { VEX_LEN_TABLE (VEX_LEN_0F5A_P_1) }, - { "vcvtpd2ps%XY", { XMM, EXx } }, + { "vcvtpd2ps%XY", { XMM, EXx }, 0 }, { VEX_LEN_TABLE (VEX_LEN_0F5A_P_3) }, }, @@ -5556,7 +5553,7 @@ static const struct dis386 prefix_table[][4] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vcvtph2ps", { XM, EXxmmq } }, + { "vcvtph2ps", { XM, EXxmmq }, 0 }, }, /* PREFIX_VEX_0F3816 */ @@ -5843,7 +5840,7 @@ static const struct dis386 prefix_table[][4] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vpsrlv%LW", { XM, Vex, EXx } }, + { "vpsrlv%LW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_VEX_0F3846 */ @@ -5857,7 +5854,7 @@ static const struct dis386 prefix_table[][4] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vpsllv%LW", { XM, Vex, EXx } }, + { "vpsllv%LW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_VEX_0F3858 */ @@ -5913,105 +5910,105 @@ static const struct dis386 prefix_table[][4] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vpgatherd%LW", { XM, MVexVSIBDWpX, Vex } }, + { "vpgatherd%LW", { XM, MVexVSIBDWpX, Vex }, 0 }, }, /* PREFIX_VEX_0F3891 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vpgatherq%LW", { XMGatherQ, MVexVSIBQWpX, VexGatherQ } }, + { "vpgatherq%LW", { XMGatherQ, MVexVSIBQWpX, VexGatherQ }, 0 }, }, /* PREFIX_VEX_0F3892 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vgatherdp%XW", { XM, MVexVSIBDWpX, Vex } }, + { "vgatherdp%XW", { XM, MVexVSIBDWpX, Vex }, 0 }, }, /* PREFIX_VEX_0F3893 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vgatherqp%XW", { XMGatherQ, MVexVSIBQWpX, VexGatherQ } }, + { "vgatherqp%XW", { XMGatherQ, MVexVSIBQWpX, VexGatherQ }, 0 }, }, /* PREFIX_VEX_0F3896 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfmaddsub132p%XW", { XM, Vex, EXx } }, + { "vfmaddsub132p%XW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_VEX_0F3897 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfmsubadd132p%XW", { XM, Vex, EXx } }, + { "vfmsubadd132p%XW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_VEX_0F3898 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfmadd132p%XW", { XM, Vex, EXx } }, + { "vfmadd132p%XW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_VEX_0F3899 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfmadd132s%XW", { XMScalar, VexScalar, EXVexWdqScalar } }, + { "vfmadd132s%XW", { XMScalar, VexScalar, EXVexWdqScalar }, 0 }, }, /* PREFIX_VEX_0F389A */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfmsub132p%XW", { XM, Vex, EXx } }, + { "vfmsub132p%XW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_VEX_0F389B */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfmsub132s%XW", { XMScalar, VexScalar, EXVexWdqScalar } }, + { "vfmsub132s%XW", { XMScalar, VexScalar, EXVexWdqScalar }, 0 }, }, /* PREFIX_VEX_0F389C */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfnmadd132p%XW", { XM, Vex, EXx } }, + { "vfnmadd132p%XW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_VEX_0F389D */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfnmadd132s%XW", { XMScalar, VexScalar, EXVexWdqScalar } }, + { "vfnmadd132s%XW", { XMScalar, VexScalar, EXVexWdqScalar }, 0 }, }, /* PREFIX_VEX_0F389E */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfnmsub132p%XW", { XM, Vex, EXx } }, + { "vfnmsub132p%XW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_VEX_0F389F */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfnmsub132s%XW", { XMScalar, VexScalar, EXVexWdqScalar } }, + { "vfnmsub132s%XW", { XMScalar, VexScalar, EXVexWdqScalar }, 0 }, }, /* PREFIX_VEX_0F38A6 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfmaddsub213p%XW", { XM, Vex, EXx } }, + { "vfmaddsub213p%XW", { XM, Vex, EXx }, 0 }, { Bad_Opcode }, }, @@ -6019,133 +6016,133 @@ static const struct dis386 prefix_table[][4] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vfmsubadd213p%XW", { XM, Vex, EXx } }, + { "vfmsubadd213p%XW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_VEX_0F38A8 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfmadd213p%XW", { XM, Vex, EXx } }, + { "vfmadd213p%XW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_VEX_0F38A9 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfmadd213s%XW", { XMScalar, VexScalar, EXVexWdqScalar } }, + { "vfmadd213s%XW", { XMScalar, VexScalar, EXVexWdqScalar }, 0 }, }, /* PREFIX_VEX_0F38AA */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfmsub213p%XW", { XM, Vex, EXx } }, + { "vfmsub213p%XW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_VEX_0F38AB */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfmsub213s%XW", { XMScalar, VexScalar, EXVexWdqScalar } }, + { "vfmsub213s%XW", { XMScalar, VexScalar, EXVexWdqScalar }, 0 }, }, /* PREFIX_VEX_0F38AC */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfnmadd213p%XW", { XM, Vex, EXx } }, + { "vfnmadd213p%XW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_VEX_0F38AD */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfnmadd213s%XW", { XMScalar, VexScalar, EXVexWdqScalar } }, + { "vfnmadd213s%XW", { XMScalar, VexScalar, EXVexWdqScalar }, 0 }, }, /* PREFIX_VEX_0F38AE */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfnmsub213p%XW", { XM, Vex, EXx } }, + { "vfnmsub213p%XW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_VEX_0F38AF */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfnmsub213s%XW", { XMScalar, VexScalar, EXVexWdqScalar } }, + { "vfnmsub213s%XW", { XMScalar, VexScalar, EXVexWdqScalar }, 0 }, }, /* PREFIX_VEX_0F38B6 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfmaddsub231p%XW", { XM, Vex, EXx } }, + { "vfmaddsub231p%XW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_VEX_0F38B7 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfmsubadd231p%XW", { XM, Vex, EXx } }, + { "vfmsubadd231p%XW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_VEX_0F38B8 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfmadd231p%XW", { XM, Vex, EXx } }, + { "vfmadd231p%XW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_VEX_0F38B9 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfmadd231s%XW", { XMScalar, VexScalar, EXVexWdqScalar } }, + { "vfmadd231s%XW", { XMScalar, VexScalar, EXVexWdqScalar }, 0 }, }, /* PREFIX_VEX_0F38BA */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfmsub231p%XW", { XM, Vex, EXx } }, + { "vfmsub231p%XW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_VEX_0F38BB */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfmsub231s%XW", { XMScalar, VexScalar, EXVexWdqScalar } }, + { "vfmsub231s%XW", { XMScalar, VexScalar, EXVexWdqScalar }, 0 }, }, /* PREFIX_VEX_0F38BC */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfnmadd231p%XW", { XM, Vex, EXx } }, + { "vfnmadd231p%XW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_VEX_0F38BD */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfnmadd231s%XW", { XMScalar, VexScalar, EXVexWdqScalar } }, + { "vfnmadd231s%XW", { XMScalar, VexScalar, EXVexWdqScalar }, 0 }, }, /* PREFIX_VEX_0F38BE */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfnmsub231p%XW", { XM, Vex, EXx } }, + { "vfnmsub231p%XW", { XM, Vex, EXx }, 0 }, }, /* PREFIX_VEX_0F38BF */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfnmsub231s%XW", { XMScalar, VexScalar, EXVexWdqScalar } }, + { "vfnmsub231s%XW", { XMScalar, VexScalar, EXVexWdqScalar }, 0 }, }, /* PREFIX_VEX_0F38DB */ @@ -6371,7 +6368,7 @@ static const struct dis386 prefix_table[][4] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vcvtps2ph", { EXxmmq, XM, Ib } }, + { "vcvtps2ph", { EXxmmq, XM, Ib }, 0 }, }, /* PREFIX_VEX_0F3A20 */ @@ -6511,28 +6508,28 @@ static const struct dis386 prefix_table[][4] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vfmaddsubps", { XMVexW, Vex, EXVexW, EXVexW, VexI4 } }, + { "vfmaddsubps", { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 }, }, /* PREFIX_VEX_0F3A5D */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfmaddsubpd", { XMVexW, Vex, EXVexW, EXVexW, VexI4 } }, + { "vfmaddsubpd", { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 }, }, /* PREFIX_VEX_0F3A5E */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfmsubaddps", { XMVexW, Vex, EXVexW, EXVexW, VexI4 } }, + { "vfmsubaddps", { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 }, }, /* PREFIX_VEX_0F3A5F */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfmsubaddpd", { XMVexW, Vex, EXVexW, EXVexW, VexI4 } }, + { "vfmsubaddpd", { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 }, }, /* PREFIX_VEX_0F3A60 */ @@ -6568,14 +6565,14 @@ static const struct dis386 prefix_table[][4] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vfmaddps", { XMVexW, Vex, EXVexW, EXVexW, VexI4 } }, + { "vfmaddps", { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 }, }, /* PREFIX_VEX_0F3A69 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfmaddpd", { XMVexW, Vex, EXVexW, EXVexW, VexI4 } }, + { "vfmaddpd", { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 }, }, /* PREFIX_VEX_0F3A6A */ @@ -6596,14 +6593,14 @@ static const struct dis386 prefix_table[][4] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vfmsubps", { XMVexW, Vex, EXVexW, EXVexW, VexI4 } }, + { "vfmsubps", { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 }, }, /* PREFIX_VEX_0F3A6D */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfmsubpd", { XMVexW, Vex, EXVexW, EXVexW, VexI4 } }, + { "vfmsubpd", { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 }, }, /* PREFIX_VEX_0F3A6E */ @@ -6624,14 +6621,14 @@ static const struct dis386 prefix_table[][4] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vfnmaddps", { XMVexW, Vex, EXVexW, EXVexW, VexI4 } }, + { "vfnmaddps", { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 }, }, /* PREFIX_VEX_0F3A79 */ { { Bad_Opcode }, { Bad_Opcode }, - { "vfnmaddpd", { XMVexW, Vex, EXVexW, EXVexW, VexI4 } }, + { "vfnmaddpd", { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 }, }, /* PREFIX_VEX_0F3A7A */ @@ -6652,7 +6649,7 @@ static const struct dis386 prefix_table[][4] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vfnmsubps", { XMVexW, Vex, EXVexW, EXVexW, VexI4 } }, + { "vfnmsubps", { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 }, { Bad_Opcode }, }, @@ -6660,7 +6657,7 @@ static const struct dis386 prefix_table[][4] = { { { Bad_Opcode }, { Bad_Opcode }, - { "vfnmsubpd", { XMVexW, Vex, EXVexW, EXVexW, VexI4 } }, + { "vfnmsubpd", { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 }, }, /* PREFIX_VEX_0F3A7E */ @@ -6700,67 +6697,67 @@ static const struct dis386 prefix_table[][4] = { static const struct dis386 x86_64_table[][2] = { /* X86_64_06 */ { - { "pushP", { es } }, + { "pushP", { es }, 0 }, }, /* X86_64_07 */ { - { "popP", { es } }, + { "popP", { es }, 0 }, }, /* X86_64_0D */ { - { "pushP", { cs } }, + { "pushP", { cs }, 0 }, }, /* X86_64_16 */ { - { "pushP", { ss } }, + { "pushP", { ss }, 0 }, }, /* X86_64_17 */ { - { "popP", { ss } }, + { "popP", { ss }, 0 }, }, /* X86_64_1E */ { - { "pushP", { ds } }, + { "pushP", { ds }, 0 }, }, /* X86_64_1F */ { - { "popP", { ds } }, + { "popP", { ds }, 0 }, }, /* X86_64_27 */ { - { "daa", { XX } }, + { "daa", { XX }, 0 }, }, /* X86_64_2F */ { - { "das", { XX } }, + { "das", { XX }, 0 }, }, /* X86_64_37 */ { - { "aaa", { XX } }, + { "aaa", { XX }, 0 }, }, /* X86_64_3F */ { - { "aas", { XX } }, + { "aas", { XX }, 0 }, }, /* X86_64_60 */ { - { "pushaP", { XX } }, + { "pushaP", { XX }, 0 }, }, /* X86_64_61 */ { - { "popaP", { XX } }, + { "popaP", { XX }, 0 }, }, /* X86_64_62 */ @@ -6771,25 +6768,25 @@ static const struct dis386 x86_64_table[][2] = { /* X86_64_63 */ { - { "arpl", { Ew, Gw } }, - { "movs{lq|xd}", { Gv, Ed } }, + { "arpl", { Ew, Gw }, 0 }, + { "movs{lq|xd}", { Gv, Ed }, 0 }, }, /* X86_64_6D */ { - { "ins{R|}", { Yzr, indirDX } }, - { "ins{G|}", { Yzr, indirDX } }, + { "ins{R|}", { Yzr, indirDX }, 0 }, + { "ins{G|}", { Yzr, indirDX }, 0 }, }, /* X86_64_6F */ { - { "outs{R|}", { indirDXr, Xz } }, - { "outs{G|}", { indirDXr, Xz } }, + { "outs{R|}", { indirDXr, Xz }, 0 }, + { "outs{G|}", { indirDXr, Xz }, 0 }, }, /* X86_64_9A */ { - { "Jcall{T|}", { Ap } }, + { "Jcall{T|}", { Ap }, 0 }, }, /* X86_64_C4 */ @@ -6806,46 +6803,46 @@ static const struct dis386 x86_64_table[][2] = { /* X86_64_CE */ { - { "into", { XX } }, + { "into", { XX }, 0 }, }, /* X86_64_D4 */ { - { "aam", { Ib } }, + { "aam", { Ib }, 0 }, }, /* X86_64_D5 */ { - { "aad", { Ib } }, + { "aad", { Ib }, 0 }, }, /* X86_64_EA */ { - { "Jjmp{T|}", { Ap } }, + { "Jjmp{T|}", { Ap }, 0 }, }, /* X86_64_0F01_REG_0 */ { - { "sgdt{Q|IQ}", { M } }, - { "sgdt", { M } }, + { "sgdt{Q|IQ}", { M }, 0 }, + { "sgdt", { M }, 0 }, }, /* X86_64_0F01_REG_1 */ { - { "sidt{Q|IQ}", { M } }, - { "sidt", { M } }, + { "sidt{Q|IQ}", { M }, 0 }, + { "sidt", { M }, 0 }, }, /* X86_64_0F01_REG_2 */ { - { "lgdt{Q|Q}", { M } }, - { "lgdt", { M } }, + { "lgdt{Q|Q}", { M }, 0 }, + { "lgdt", { M }, 0 }, }, /* X86_64_0F01_REG_3 */ { - { "lidt{Q|Q}", { M } }, - { "lidt", { M } }, + { "lidt{Q|Q}", { M }, 0 }, + { "lidt", { M }, 0 }, }, }; @@ -6854,19 +6851,19 @@ static const struct dis386 three_byte_table[][256] = { /* THREE_BYTE_0F38 */ { /* 00 */ - { "pshufb", { MX, EM } }, - { "phaddw", { MX, EM } }, - { "phaddd", { MX, EM } }, - { "phaddsw", { MX, EM } }, - { "pmaddubsw", { MX, EM } }, - { "phsubw", { MX, EM } }, - { "phsubd", { MX, EM } }, - { "phsubsw", { MX, EM } }, + { "pshufb", { MX, EM }, PREFIX_MANDATORY }, + { "phaddw", { MX, EM }, PREFIX_MANDATORY }, + { "phaddd", { MX, EM }, PREFIX_MANDATORY }, + { "phaddsw", { MX, EM }, PREFIX_MANDATORY }, + { "pmaddubsw", { MX, EM }, PREFIX_MANDATORY }, + { "phsubw", { MX, EM }, PREFIX_MANDATORY }, + { "phsubd", { MX, EM }, PREFIX_MANDATORY }, + { "phsubsw", { MX, EM }, PREFIX_MANDATORY }, /* 08 */ - { "psignb", { MX, EM } }, - { "psignw", { MX, EM } }, - { "psignd", { MX, EM } }, - { "pmulhrsw", { MX, EM } }, + { "psignb", { MX, EM }, PREFIX_MANDATORY }, + { "psignw", { MX, EM }, PREFIX_MANDATORY }, + { "psignd", { MX, EM }, PREFIX_MANDATORY }, + { "pmulhrsw", { MX, EM }, PREFIX_MANDATORY }, { Bad_Opcode }, { Bad_Opcode }, { Bad_Opcode }, @@ -6885,9 +6882,9 @@ static const struct dis386 three_byte_table[][256] = { { Bad_Opcode }, { Bad_Opcode }, { Bad_Opcode }, - { "pabsb", { MX, EM } }, - { "pabsw", { MX, EM } }, - { "pabsd", { MX, EM } }, + { "pabsb", { MX, EM }, PREFIX_MANDATORY }, + { "pabsw", { MX, EM }, PREFIX_MANDATORY }, + { "pabsd", { MX, EM }, PREFIX_MANDATORY }, { Bad_Opcode }, /* 20 */ { PREFIX_TABLE (PREFIX_0F3820) }, @@ -7161,7 +7158,7 @@ static const struct dis386 three_byte_table[][256] = { { PREFIX_TABLE (PREFIX_0F3A0C) }, { PREFIX_TABLE (PREFIX_0F3A0D) }, { PREFIX_TABLE (PREFIX_0F3A0E) }, - { "palignr", { MX, EM, Ib } }, + { "palignr", { MX, EM, Ib }, PREFIX_MANDATORY }, /* 10 */ { Bad_Opcode }, { Bad_Opcode }, @@ -7473,7 +7470,7 @@ static const struct dis386 three_byte_table[][256] = { { Bad_Opcode }, { Bad_Opcode }, /* 20 */ - { "ptest", { XX } }, + { "ptest", { XX }, PREFIX_MANDATORY }, { Bad_Opcode }, { Bad_Opcode }, { Bad_Opcode }, @@ -7510,45 +7507,45 @@ static const struct dis386 three_byte_table[][256] = { { Bad_Opcode }, /* 40 */ { Bad_Opcode }, - { "phaddbw", { XM, EXq } }, - { "phaddbd", { XM, EXq } }, - { "phaddbq", { XM, EXq } }, + { "phaddbw", { XM, EXq }, PREFIX_MANDATORY }, + { "phaddbd", { XM, EXq }, PREFIX_MANDATORY }, + { "phaddbq", { XM, EXq }, PREFIX_MANDATORY }, { Bad_Opcode }, { Bad_Opcode }, - { "phaddwd", { XM, EXq } }, - { "phaddwq", { XM, EXq } }, + { "phaddwd", { XM, EXq }, PREFIX_MANDATORY }, + { "phaddwq", { XM, EXq }, PREFIX_MANDATORY }, /* 48 */ { Bad_Opcode }, { Bad_Opcode }, { Bad_Opcode }, - { "phadddq", { XM, EXq } }, + { "phadddq", { XM, EXq }, PREFIX_MANDATORY }, { Bad_Opcode }, { Bad_Opcode }, { Bad_Opcode }, { Bad_Opcode }, /* 50 */ { Bad_Opcode }, - { "phaddubw", { XM, EXq } }, - { "phaddubd", { XM, EXq } }, - { "phaddubq", { XM, EXq } }, + { "phaddubw", { XM, EXq }, PREFIX_MANDATORY }, + { "phaddubd", { XM, EXq }, PREFIX_MANDATORY }, + { "phaddubq", { XM, EXq }, PREFIX_MANDATORY }, { Bad_Opcode }, { Bad_Opcode }, - { "phadduwd", { XM, EXq } }, - { "phadduwq", { XM, EXq } }, + { "phadduwd", { XM, EXq }, PREFIX_MANDATORY }, + { "phadduwq", { XM, EXq }, PREFIX_MANDATORY }, /* 58 */ { Bad_Opcode }, { Bad_Opcode }, { Bad_Opcode }, - { "phaddudq", { XM, EXq } }, + { "phaddudq", { XM, EXq }, PREFIX_MANDATORY }, { Bad_Opcode }, { Bad_Opcode }, { Bad_Opcode }, { Bad_Opcode }, /* 60 */ { Bad_Opcode }, - { "phsubbw", { XM, EXq } }, - { "phsubbd", { XM, EXq } }, - { "phsubbq", { XM, EXq } }, + { "phsubbw", { XM, EXq }, PREFIX_MANDATORY }, + { "phsubbd", { XM, EXq }, PREFIX_MANDATORY }, + { "phsubbq", { XM, EXq }, PREFIX_MANDATORY }, { Bad_Opcode }, { Bad_Opcode }, { Bad_Opcode }, @@ -7880,9 +7877,9 @@ static const struct dis386 xop_table[][256] = { { Bad_Opcode }, { Bad_Opcode }, { Bad_Opcode }, - { "vpmacssww", { XMVexW, Vex, EXVexW, EXVexW, VexI4 } }, - { "vpmacsswd", { XMVexW, Vex, EXVexW, EXVexW, VexI4 } }, - { "vpmacssdql", { XMVexW, Vex, EXVexW, EXVexW, VexI4 } }, + { "vpmacssww", { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 }, + { "vpmacsswd", { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 }, + { "vpmacssdql", { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 }, /* 88 */ { Bad_Opcode }, { Bad_Opcode }, @@ -7890,17 +7887,17 @@ static const struct dis386 xop_table[][256] = { { Bad_Opcode }, { Bad_Opcode }, { Bad_Opcode }, - { "vpmacssdd", { XMVexW, Vex, EXVexW, EXVexW, VexI4 } }, - { "vpmacssdqh", { XMVexW, Vex, EXVexW, EXVexW, VexI4 } }, + { "vpmacssdd", { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 }, + { "vpmacssdqh", { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 }, /* 90 */ { Bad_Opcode }, { Bad_Opcode }, { Bad_Opcode }, { Bad_Opcode }, { Bad_Opcode }, - { "vpmacsww", { XMVexW, Vex, EXVexW, EXVexW, VexI4 } }, - { "vpmacswd", { XMVexW, Vex, EXVexW, EXVexW, VexI4 } }, - { "vpmacsdql", { XMVexW, Vex, EXVexW, EXVexW, VexI4 } }, + { "vpmacsww", { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 }, + { "vpmacswd", { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 }, + { "vpmacsdql", { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 }, /* 98 */ { Bad_Opcode }, { Bad_Opcode }, @@ -7908,16 +7905,16 @@ static const struct dis386 xop_table[][256] = { { Bad_Opcode }, { Bad_Opcode }, { Bad_Opcode }, - { "vpmacsdd", { XMVexW, Vex, EXVexW, EXVexW, VexI4 } }, - { "vpmacsdqh", { XMVexW, Vex, EXVexW, EXVexW, VexI4 } }, + { "vpmacsdd", { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 }, + { "vpmacsdqh", { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 }, /* a0 */ { Bad_Opcode }, { Bad_Opcode }, - { "vpcmov", { XMVexW, Vex, EXVexW, EXVexW, VexI4 } }, - { "vpperm", { XMVexW, Vex, EXVexW, EXVexW, VexI4 } }, + { "vpcmov", { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 }, + { "vpperm", { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 }, { Bad_Opcode }, { Bad_Opcode }, - { "vpmadcsswd", { XMVexW, Vex, EXVexW, EXVexW, VexI4 } }, + { "vpmadcsswd", { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 }, { Bad_Opcode }, /* a8 */ { Bad_Opcode }, @@ -7935,7 +7932,7 @@ static const struct dis386 xop_table[][256] = { { Bad_Opcode }, { Bad_Opcode }, { Bad_Opcode }, - { "vpmadcswd", { XMVexW, Vex, EXVexW, EXVexW, VexI4 } }, + { "vpmadcswd", { XMVexW, Vex, EXVexW, EXVexW, VexI4 }, 0 }, { Bad_Opcode }, /* b8 */ { Bad_Opcode }, @@ -7947,10 +7944,10 @@ static const struct dis386 xop_table[][256] = { { Bad_Opcode }, { Bad_Opcode }, /* c0 */ - { "vprotb", { XM, Vex_2src_1, Ib } }, - { "vprotw", { XM, Vex_2src_1, Ib } }, - { "vprotd", { XM, Vex_2src_1, Ib } }, - { "vprotq", { XM, Vex_2src_1, Ib } }, + { "vprotb", { XM, Vex_2src_1, Ib }, 0 }, + { "vprotw", { XM, Vex_2src_1, Ib }, 0 }, + { "vprotd", { XM, Vex_2src_1, Ib }, 0 }, + { "vprotq", { XM, Vex_2src_1, Ib }, 0 }, { Bad_Opcode }, { Bad_Opcode }, { Bad_Opcode }, @@ -8168,8 +8165,8 @@ static const struct dis386 xop_table[][256] = { /* 80 */ { VEX_LEN_TABLE (VEX_LEN_0FXOP_09_80) }, { VEX_LEN_TABLE (VEX_LEN_0FXOP_09_81) }, - { "vfrczss", { XM, EXd } }, - { "vfrczsd", { XM, EXq } }, + { "vfrczss", { XM, EXd }, 0 }, + { "vfrczsd", { XM, EXq }, 0 }, { Bad_Opcode }, { Bad_Opcode }, { Bad_Opcode }, @@ -8184,19 +8181,19 @@ static const struct dis386 xop_table[][256] = { { Bad_Opcode }, { Bad_Opcode }, /* 90 */ - { "vprotb", { XM, Vex_2src_1, Vex_2src_2 } }, - { "vprotw", { XM, Vex_2src_1, Vex_2src_2 } }, - { "vprotd", { XM, Vex_2src_1, Vex_2src_2 } }, - { "vprotq", { XM, Vex_2src_1, Vex_2src_2 } }, - { "vpshlb", { XM, Vex_2src_1, Vex_2src_2 } }, - { "vpshlw", { XM, Vex_2src_1, Vex_2src_2 } }, - { "vpshld", { XM, Vex_2src_1, Vex_2src_2 } }, - { "vpshlq", { XM, Vex_2src_1, Vex_2src_2 } }, + { "vprotb", { XM, Vex_2src_1, Vex_2src_2 }, 0 }, + { "vprotw", { XM, Vex_2src_1, Vex_2src_2 }, 0 }, + { "vprotd", { XM, Vex_2src_1, Vex_2src_2 }, 0 }, + { "vprotq", { XM, Vex_2src_1, Vex_2src_2 }, 0 }, + { "vpshlb", { XM, Vex_2src_1, Vex_2src_2 }, 0 }, + { "vpshlw", { XM, Vex_2src_1, Vex_2src_2 }, 0 }, + { "vpshld", { XM, Vex_2src_1, Vex_2src_2 }, 0 }, + { "vpshlq", { XM, Vex_2src_1, Vex_2src_2 }, 0 }, /* 98 */ - { "vpshab", { XM, Vex_2src_1, Vex_2src_2 } }, - { "vpshaw", { XM, Vex_2src_1, Vex_2src_2 } }, - { "vpshad", { XM, Vex_2src_1, Vex_2src_2 } }, - { "vpshaq", { XM, Vex_2src_1, Vex_2src_2 } }, + { "vpshab", { XM, Vex_2src_1, Vex_2src_2 }, 0 }, + { "vpshaw", { XM, Vex_2src_1, Vex_2src_2 }, 0 }, + { "vpshad", { XM, Vex_2src_1, Vex_2src_2 }, 0 }, + { "vpshaq", { XM, Vex_2src_1, Vex_2src_2 }, 0 }, { Bad_Opcode }, { Bad_Opcode }, { Bad_Opcode }, @@ -8239,45 +8236,45 @@ static const struct dis386 xop_table[][256] = { { Bad_Opcode }, /* c0 */ { Bad_Opcode }, - { "vphaddbw", { XM, EXxmm } }, - { "vphaddbd", { XM, EXxmm } }, - { "vphaddbq", { XM, EXxmm } }, + { "vphaddbw", { XM, EXxmm }, 0 }, + { "vphaddbd", { XM, EXxmm }, 0 }, + { "vphaddbq", { XM, EXxmm }, 0 }, { Bad_Opcode }, { Bad_Opcode }, - { "vphaddwd", { XM, EXxmm } }, - { "vphaddwq", { XM, EXxmm } }, + { "vphaddwd", { XM, EXxmm }, 0 }, + { "vphaddwq", { XM, EXxmm }, 0 }, /* c8 */ { Bad_Opcode }, { Bad_Opcode }, { Bad_Opcode }, - { "vphadddq", { XM, EXxmm } }, + { "vphadddq", { XM, EXxmm }, 0 }, { Bad_Opcode }, { Bad_Opcode }, { Bad_Opcode }, { Bad_Opcode }, /* d0 */ { Bad_Opcode }, - { "vphaddubw", { XM, EXxmm } }, - { "vphaddubd", { XM, EXxmm } }, - { "vphaddubq", { XM, EXxmm } }, + { "vphaddubw", { XM, EXxmm }, 0 }, + { "vphaddubd", { XM, EXxmm }, 0 }, + { "vphaddubq", { XM, EXxmm }, 0 }, { Bad_Opcode }, { Bad_Opcode }, - { "vphadduwd", { XM, EXxmm } }, - { "vphadduwq", { XM, EXxmm } }, + { "vphadduwd", { XM, EXxmm }, 0 }, + { "vphadduwq", { XM, EXxmm }, 0 }, /* d8 */ { Bad_Opcode }, { Bad_Opcode }, { Bad_Opcode }, - { "vphaddudq", { XM, EXxmm } }, + { "vphaddudq", { XM, EXxmm }, 0 }, { Bad_Opcode }, { Bad_Opcode }, { Bad_Opcode }, { Bad_Opcode }, /* e0 */ { Bad_Opcode }, - { "vphsubbw", { XM, EXxmm } }, - { "vphsubwd", { XM, EXxmm } }, - { "vphsubdq", { XM, EXxmm } }, + { "vphsubbw", { XM, EXxmm }, 0 }, + { "vphsubwd", { XM, EXxmm }, 0 }, + { "vphsubdq", { XM, EXxmm }, 0 }, { Bad_Opcode }, { Bad_Opcode }, { Bad_Opcode }, @@ -8331,7 +8328,7 @@ static const struct dis386 xop_table[][256] = { { Bad_Opcode }, { Bad_Opcode }, /* 10 */ - { "bextr", { Gv, Ev, Iq } }, + { "bextr", { Gv, Ev, Iq }, 0 }, { Bad_Opcode }, { REG_TABLE (REG_XOP_LWP) }, { Bad_Opcode }, @@ -8701,10 +8698,10 @@ static const struct dis386 vex_table[][256] = { { PREFIX_TABLE (PREFIX_VEX_0F51) }, { PREFIX_TABLE (PREFIX_VEX_0F52) }, { PREFIX_TABLE (PREFIX_VEX_0F53) }, - { "vandpX", { XM, Vex, EXx } }, - { "vandnpX", { XM, Vex, EXx } }, - { "vorpX", { XM, Vex, EXx } }, - { "vxorpX", { XM, Vex, EXx } }, + { "vandpX", { XM, Vex, EXx }, 0 }, + { "vandnpX", { XM, Vex, EXx }, 0 }, + { "vorpX", { XM, Vex, EXx }, 0 }, + { "vxorpX", { XM, Vex, EXx }, 0 }, /* 58 */ { PREFIX_TABLE (PREFIX_VEX_0F58) }, { PREFIX_TABLE (PREFIX_VEX_0F59) }, @@ -8829,7 +8826,7 @@ static const struct dis386 vex_table[][256] = { { Bad_Opcode }, { PREFIX_TABLE (PREFIX_VEX_0FC4) }, { PREFIX_TABLE (PREFIX_VEX_0FC5) }, - { "vshufpX", { XM, Vex, EXx, Ib } }, + { "vshufpX", { XM, Vex, EXx, Ib }, 0 }, { Bad_Opcode }, /* c8 */ { Bad_Opcode }, @@ -9549,38 +9546,38 @@ static const struct dis386 vex_len_table[][2] = { /* VEX_LEN_0F2A_P_1 */ { - { "vcvtsi2ss%LQ", { XMScalar, VexScalar, Ev } }, - { "vcvtsi2ss%LQ", { XMScalar, VexScalar, Ev } }, + { "vcvtsi2ss%LQ", { XMScalar, VexScalar, Ev }, 0 }, + { "vcvtsi2ss%LQ", { XMScalar, VexScalar, Ev }, 0 }, }, /* VEX_LEN_0F2A_P_3 */ { - { "vcvtsi2sd%LQ", { XMScalar, VexScalar, Ev } }, - { "vcvtsi2sd%LQ", { XMScalar, VexScalar, Ev } }, + { "vcvtsi2sd%LQ", { XMScalar, VexScalar, Ev }, 0 }, + { "vcvtsi2sd%LQ", { XMScalar, VexScalar, Ev }, 0 }, }, /* VEX_LEN_0F2C_P_1 */ { - { "vcvttss2siY", { Gv, EXdScalar } }, - { "vcvttss2siY", { Gv, EXdScalar } }, + { "vcvttss2siY", { Gv, EXdScalar }, 0 }, + { "vcvttss2siY", { Gv, EXdScalar }, 0 }, }, /* VEX_LEN_0F2C_P_3 */ { - { "vcvttsd2siY", { Gv, EXqScalar } }, - { "vcvttsd2siY", { Gv, EXqScalar } }, + { "vcvttsd2siY", { Gv, EXqScalar }, 0 }, + { "vcvttsd2siY", { Gv, EXqScalar }, 0 }, }, /* VEX_LEN_0F2D_P_1 */ { - { "vcvtss2siY", { Gv, EXdScalar } }, - { "vcvtss2siY", { Gv, EXdScalar } }, + { "vcvtss2siY", { Gv, EXdScalar }, 0 }, + { "vcvtss2siY", { Gv, EXdScalar }, 0 }, }, /* VEX_LEN_0F2D_P_3 */ { - { "vcvtsd2siY", { Gv, EXqScalar } }, - { "vcvtsd2siY", { Gv, EXqScalar } }, + { "vcvtsd2siY", { Gv, EXqScalar }, 0 }, + { "vcvtsd2siY", { Gv, EXqScalar }, 0 }, }, /* VEX_LEN_0F2E_P_0 */ @@ -9796,8 +9793,8 @@ static const struct dis386 vex_len_table[][2] = { /* VEX_LEN_0F6E_P_2 */ { - { "vmovK", { XMScalar, Edq } }, - { "vmovK", { XMScalar, Edq } }, + { "vmovK", { XMScalar, Edq }, 0 }, + { "vmovK", { XMScalar, Edq }, 0 }, }, /* VEX_LEN_0F7E_P_1 */ @@ -9808,8 +9805,8 @@ static const struct dis386 vex_len_table[][2] = { /* VEX_LEN_0F7E_P_2 */ { - { "vmovK", { Edq, XMScalar } }, - { "vmovK", { Edq, XMScalar } }, + { "vmovK", { Edq, XMScalar }, 0 }, + { "vmovK", { Edq, XMScalar }, 0 }, }, /* VEX_LEN_0F90_P_0 */ @@ -9987,62 +9984,62 @@ static const struct dis386 vex_len_table[][2] = { /* VEX_LEN_0F38F2_P_0 */ { - { "andnS", { Gdq, VexGdq, Edq } }, + { "andnS", { Gdq, VexGdq, Edq }, 0 }, }, /* VEX_LEN_0F38F3_R_1_P_0 */ { - { "blsrS", { VexGdq, Edq } }, + { "blsrS", { VexGdq, Edq }, 0 }, }, /* VEX_LEN_0F38F3_R_2_P_0 */ { - { "blsmskS", { VexGdq, Edq } }, + { "blsmskS", { VexGdq, Edq }, 0 }, }, /* VEX_LEN_0F38F3_R_3_P_0 */ { - { "blsiS", { VexGdq, Edq } }, + { "blsiS", { VexGdq, Edq }, 0 }, }, /* VEX_LEN_0F38F5_P_0 */ { - { "bzhiS", { Gdq, Edq, VexGdq } }, + { "bzhiS", { Gdq, Edq, VexGdq }, 0 }, }, /* VEX_LEN_0F38F5_P_1 */ { - { "pextS", { Gdq, VexGdq, Edq } }, + { "pextS", { Gdq, VexGdq, Edq }, 0 }, }, /* VEX_LEN_0F38F5_P_3 */ { - { "pdepS", { Gdq, VexGdq, Edq } }, + { "pdepS", { Gdq, VexGdq, Edq }, 0 }, }, /* VEX_LEN_0F38F6_P_3 */ { - { "mulxS", { Gdq, VexGdq, Edq } }, + { "mulxS", { Gdq, VexGdq, Edq }, 0 }, }, /* VEX_LEN_0F38F7_P_0 */ { - { "bextrS", { Gdq, Edq, VexGdq } }, + { "bextrS", { Gdq, Edq, VexGdq }, 0 }, }, /* VEX_LEN_0F38F7_P_1 */ { - { "sarxS", { Gdq, Edq, VexGdq } }, + { "sarxS", { Gdq, Edq, VexGdq }, 0 }, }, /* VEX_LEN_0F38F7_P_2 */ { - { "shlxS", { Gdq, Edq, VexGdq } }, + { "shlxS", { Gdq, Edq, VexGdq }, 0 }, }, /* VEX_LEN_0F38F7_P_3 */ { - { "shrxS", { Gdq, Edq, VexGdq } }, + { "shrxS", { Gdq, Edq, VexGdq }, 0 }, }, /* VEX_LEN_0F3A00_P_2 */ @@ -10087,12 +10084,12 @@ static const struct dis386 vex_len_table[][2] = { /* VEX_LEN_0F3A16_P_2 */ { - { "vpextrK", { Edq, XM, Ib } }, + { "vpextrK", { Edq, XM, Ib }, 0 }, }, /* VEX_LEN_0F3A17_P_2 */ { - { "vextractps", { Edqd, XM, Ib } }, + { "vextractps", { Edqd, XM, Ib }, 0 }, }, /* VEX_LEN_0F3A18_P_2 */ @@ -10119,7 +10116,7 @@ static const struct dis386 vex_len_table[][2] = { /* VEX_LEN_0F3A22_P_2 */ { - { "vpinsrK", { XM, Vex128, Edq, Ib } }, + { "vpinsrK", { XM, Vex128, Edq, Ib }, 0 }, }, /* VEX_LEN_0F3A30_P_2 */ @@ -10192,42 +10189,42 @@ static const struct dis386 vex_len_table[][2] = { /* VEX_LEN_0F3A6A_P_2 */ { - { "vfmaddss", { XMVexW, Vex128, EXdVexW, EXdVexW, VexI4 } }, + { "vfmaddss", { XMVexW, Vex128, EXdVexW, EXdVexW, VexI4 }, 0 }, }, /* VEX_LEN_0F3A6B_P_2 */ { - { "vfmaddsd", { XMVexW, Vex128, EXqVexW, EXqVexW, VexI4 } }, + { "vfmaddsd", { XMVexW, Vex128, EXqVexW, EXqVexW, VexI4 }, 0 }, }, /* VEX_LEN_0F3A6E_P_2 */ { - { "vfmsubss", { XMVexW, Vex128, EXdVexW, EXdVexW, VexI4 } }, + { "vfmsubss", { XMVexW, Vex128, EXdVexW, EXdVexW, VexI4 }, 0 }, }, /* VEX_LEN_0F3A6F_P_2 */ { - { "vfmsubsd", { XMVexW, Vex128, EXqVexW, EXqVexW, VexI4 } }, + { "vfmsubsd", { XMVexW, Vex128, EXqVexW, EXqVexW, VexI4 }, 0 }, }, /* VEX_LEN_0F3A7A_P_2 */ { - { "vfnmaddss", { XMVexW, Vex128, EXdVexW, EXdVexW, VexI4 } }, + { "vfnmaddss", { XMVexW, Vex128, EXdVexW, EXdVexW, VexI4 }, 0 }, }, /* VEX_LEN_0F3A7B_P_2 */ { - { "vfnmaddsd", { XMVexW, Vex128, EXqVexW, EXqVexW, VexI4 } }, + { "vfnmaddsd", { XMVexW, Vex128, EXqVexW, EXqVexW, VexI4 }, 0 }, }, /* VEX_LEN_0F3A7E_P_2 */ { - { "vfnmsubss", { XMVexW, Vex128, EXdVexW, EXdVexW, VexI4 } }, + { "vfnmsubss", { XMVexW, Vex128, EXdVexW, EXdVexW, VexI4 }, 0 }, }, /* VEX_LEN_0F3A7F_P_2 */ { - { "vfnmsubsd", { XMVexW, Vex128, EXqVexW, EXqVexW, VexI4 } }, + { "vfnmsubsd", { XMVexW, Vex128, EXqVexW, EXqVexW, VexI4 }, 0 }, }, /* VEX_LEN_0F3ADF_P_2 */ @@ -10237,1307 +10234,1307 @@ static const struct dis386 vex_len_table[][2] = { /* VEX_LEN_0F3AF0_P_3 */ { - { "rorxS", { Gdq, Edq, Ib } }, + { "rorxS", { Gdq, Edq, Ib }, 0 }, }, /* VEX_LEN_0FXOP_08_CC */ { - { "vpcomb", { XM, Vex128, EXx, Ib } }, + { "vpcomb", { XM, Vex128, EXx, Ib }, 0 }, }, /* VEX_LEN_0FXOP_08_CD */ { - { "vpcomw", { XM, Vex128, EXx, Ib } }, + { "vpcomw", { XM, Vex128, EXx, Ib }, 0 }, }, /* VEX_LEN_0FXOP_08_CE */ { - { "vpcomd", { XM, Vex128, EXx, Ib } }, + { "vpcomd", { XM, Vex128, EXx, Ib }, 0 }, }, /* VEX_LEN_0FXOP_08_CF */ { - { "vpcomq", { XM, Vex128, EXx, Ib } }, + { "vpcomq", { XM, Vex128, EXx, Ib }, 0 }, }, /* VEX_LEN_0FXOP_08_EC */ { - { "vpcomub", { XM, Vex128, EXx, Ib } }, + { "vpcomub", { XM, Vex128, EXx, Ib }, 0 }, }, /* VEX_LEN_0FXOP_08_ED */ { - { "vpcomuw", { XM, Vex128, EXx, Ib } }, + { "vpcomuw", { XM, Vex128, EXx, Ib }, 0 }, }, /* VEX_LEN_0FXOP_08_EE */ { - { "vpcomud", { XM, Vex128, EXx, Ib } }, + { "vpcomud", { XM, Vex128, EXx, Ib }, 0 }, }, /* VEX_LEN_0FXOP_08_EF */ { - { "vpcomuq", { XM, Vex128, EXx, Ib } }, + { "vpcomuq", { XM, Vex128, EXx, Ib }, 0 }, }, /* VEX_LEN_0FXOP_09_80 */ { - { "vfrczps", { XM, EXxmm } }, - { "vfrczps", { XM, EXymmq } }, + { "vfrczps", { XM, EXxmm }, 0 }, + { "vfrczps", { XM, EXymmq }, 0 }, }, /* VEX_LEN_0FXOP_09_81 */ { - { "vfrczpd", { XM, EXxmm } }, - { "vfrczpd", { XM, EXymmq } }, + { "vfrczpd", { XM, EXxmm }, 0 }, + { "vfrczpd", { XM, EXymmq }, 0 }, }, }; static const struct dis386 vex_w_table[][2] = { { /* VEX_W_0F10_P_0 */ - { "vmovups", { XM, EXx } }, + { "vmovups", { XM, EXx }, 0 }, }, { /* VEX_W_0F10_P_1 */ - { "vmovss", { XMVexScalar, VexScalar, EXdScalar } }, + { "vmovss", { XMVexScalar, VexScalar, EXdScalar }, 0 }, }, { /* VEX_W_0F10_P_2 */ - { "vmovupd", { XM, EXx } }, + { "vmovupd", { XM, EXx }, 0 }, }, { /* VEX_W_0F10_P_3 */ - { "vmovsd", { XMVexScalar, VexScalar, EXqScalar } }, + { "vmovsd", { XMVexScalar, VexScalar, EXqScalar }, 0 }, }, { /* VEX_W_0F11_P_0 */ - { "vmovups", { EXxS, XM } }, + { "vmovups", { EXxS, XM }, 0 }, }, { /* VEX_W_0F11_P_1 */ - { "vmovss", { EXdVexScalarS, VexScalar, XMScalar } }, + { "vmovss", { EXdVexScalarS, VexScalar, XMScalar }, 0 }, }, { /* VEX_W_0F11_P_2 */ - { "vmovupd", { EXxS, XM } }, + { "vmovupd", { EXxS, XM }, 0 }, }, { /* VEX_W_0F11_P_3 */ - { "vmovsd", { EXqVexScalarS, VexScalar, XMScalar } }, + { "vmovsd", { EXqVexScalarS, VexScalar, XMScalar }, 0 }, }, { /* VEX_W_0F12_P_0_M_0 */ - { "vmovlps", { XM, Vex128, EXq } }, + { "vmovlps", { XM, Vex128, EXq }, 0 }, }, { /* VEX_W_0F12_P_0_M_1 */ - { "vmovhlps", { XM, Vex128, EXq } }, + { "vmovhlps", { XM, Vex128, EXq }, 0 }, }, { /* VEX_W_0F12_P_1 */ - { "vmovsldup", { XM, EXx } }, + { "vmovsldup", { XM, EXx }, 0 }, }, { /* VEX_W_0F12_P_2 */ - { "vmovlpd", { XM, Vex128, EXq } }, + { "vmovlpd", { XM, Vex128, EXq }, 0 }, }, { /* VEX_W_0F12_P_3 */ - { "vmovddup", { XM, EXymmq } }, + { "vmovddup", { XM, EXymmq }, 0 }, }, { /* VEX_W_0F13_M_0 */ - { "vmovlpX", { EXq, XM } }, + { "vmovlpX", { EXq, XM }, 0 }, }, { /* VEX_W_0F14 */ - { "vunpcklpX", { XM, Vex, EXx } }, + { "vunpcklpX", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F15 */ - { "vunpckhpX", { XM, Vex, EXx } }, + { "vunpckhpX", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F16_P_0_M_0 */ - { "vmovhps", { XM, Vex128, EXq } }, + { "vmovhps", { XM, Vex128, EXq }, 0 }, }, { /* VEX_W_0F16_P_0_M_1 */ - { "vmovlhps", { XM, Vex128, EXq } }, + { "vmovlhps", { XM, Vex128, EXq }, 0 }, }, { /* VEX_W_0F16_P_1 */ - { "vmovshdup", { XM, EXx } }, + { "vmovshdup", { XM, EXx }, 0 }, }, { /* VEX_W_0F16_P_2 */ - { "vmovhpd", { XM, Vex128, EXq } }, + { "vmovhpd", { XM, Vex128, EXq }, 0 }, }, { /* VEX_W_0F17_M_0 */ - { "vmovhpX", { EXq, XM } }, + { "vmovhpX", { EXq, XM }, 0 }, }, { /* VEX_W_0F28 */ - { "vmovapX", { XM, EXx } }, + { "vmovapX", { XM, EXx }, 0 }, }, { /* VEX_W_0F29 */ - { "vmovapX", { EXxS, XM } }, + { "vmovapX", { EXxS, XM }, 0 }, }, { /* VEX_W_0F2B_M_0 */ - { "vmovntpX", { Mx, XM } }, + { "vmovntpX", { Mx, XM }, 0 }, }, { /* VEX_W_0F2E_P_0 */ - { "vucomiss", { XMScalar, EXdScalar } }, + { "vucomiss", { XMScalar, EXdScalar }, 0 }, }, { /* VEX_W_0F2E_P_2 */ - { "vucomisd", { XMScalar, EXqScalar } }, + { "vucomisd", { XMScalar, EXqScalar }, 0 }, }, { /* VEX_W_0F2F_P_0 */ - { "vcomiss", { XMScalar, EXdScalar } }, + { "vcomiss", { XMScalar, EXdScalar }, 0 }, }, { /* VEX_W_0F2F_P_2 */ - { "vcomisd", { XMScalar, EXqScalar } }, + { "vcomisd", { XMScalar, EXqScalar }, 0 }, }, { /* VEX_W_0F41_P_0_LEN_1 */ - { "kandw", { MaskG, MaskVex, MaskR } }, - { "kandq", { MaskG, MaskVex, MaskR } }, + { "kandw", { MaskG, MaskVex, MaskR }, 0 }, + { "kandq", { MaskG, MaskVex, MaskR }, 0 }, }, { /* VEX_W_0F41_P_2_LEN_1 */ - { "kandb", { MaskG, MaskVex, MaskR } }, - { "kandd", { MaskG, MaskVex, MaskR } }, + { "kandb", { MaskG, MaskVex, MaskR }, 0 }, + { "kandd", { MaskG, MaskVex, MaskR }, 0 }, }, { /* VEX_W_0F42_P_0_LEN_1 */ - { "kandnw", { MaskG, MaskVex, MaskR } }, - { "kandnq", { MaskG, MaskVex, MaskR } }, + { "kandnw", { MaskG, MaskVex, MaskR }, 0 }, + { "kandnq", { MaskG, MaskVex, MaskR }, 0 }, }, { /* VEX_W_0F42_P_2_LEN_1 */ - { "kandnb", { MaskG, MaskVex, MaskR } }, - { "kandnd", { MaskG, MaskVex, MaskR } }, + { "kandnb", { MaskG, MaskVex, MaskR }, 0 }, + { "kandnd", { MaskG, MaskVex, MaskR }, 0 }, }, { /* VEX_W_0F44_P_0_LEN_0 */ - { "knotw", { MaskG, MaskR } }, - { "knotq", { MaskG, MaskR } }, + { "knotw", { MaskG, MaskR }, 0 }, + { "knotq", { MaskG, MaskR }, 0 }, }, { /* VEX_W_0F44_P_2_LEN_0 */ - { "knotb", { MaskG, MaskR } }, - { "knotd", { MaskG, MaskR } }, + { "knotb", { MaskG, MaskR }, 0 }, + { "knotd", { MaskG, MaskR }, 0 }, }, { /* VEX_W_0F45_P_0_LEN_1 */ - { "korw", { MaskG, MaskVex, MaskR } }, - { "korq", { MaskG, MaskVex, MaskR } }, + { "korw", { MaskG, MaskVex, MaskR }, 0 }, + { "korq", { MaskG, MaskVex, MaskR }, 0 }, }, { /* VEX_W_0F45_P_2_LEN_1 */ - { "korb", { MaskG, MaskVex, MaskR } }, - { "kord", { MaskG, MaskVex, MaskR } }, + { "korb", { MaskG, MaskVex, MaskR }, 0 }, + { "kord", { MaskG, MaskVex, MaskR }, 0 }, }, { /* VEX_W_0F46_P_0_LEN_1 */ - { "kxnorw", { MaskG, MaskVex, MaskR } }, - { "kxnorq", { MaskG, MaskVex, MaskR } }, + { "kxnorw", { MaskG, MaskVex, MaskR }, 0 }, + { "kxnorq", { MaskG, MaskVex, MaskR }, 0 }, }, { /* VEX_W_0F46_P_2_LEN_1 */ - { "kxnorb", { MaskG, MaskVex, MaskR } }, - { "kxnord", { MaskG, MaskVex, MaskR } }, + { "kxnorb", { MaskG, MaskVex, MaskR }, 0 }, + { "kxnord", { MaskG, MaskVex, MaskR }, 0 }, }, { /* VEX_W_0F47_P_0_LEN_1 */ - { "kxorw", { MaskG, MaskVex, MaskR } }, - { "kxorq", { MaskG, MaskVex, MaskR } }, + { "kxorw", { MaskG, MaskVex, MaskR }, 0 }, + { "kxorq", { MaskG, MaskVex, MaskR }, 0 }, }, { /* VEX_W_0F47_P_2_LEN_1 */ - { "kxorb", { MaskG, MaskVex, MaskR } }, - { "kxord", { MaskG, MaskVex, MaskR } }, + { "kxorb", { MaskG, MaskVex, MaskR }, 0 }, + { "kxord", { MaskG, MaskVex, MaskR }, 0 }, }, { /* VEX_W_0F4A_P_0_LEN_1 */ - { "kaddw", { MaskG, MaskVex, MaskR } }, - { "kaddq", { MaskG, MaskVex, MaskR } }, + { "kaddw", { MaskG, MaskVex, MaskR }, 0 }, + { "kaddq", { MaskG, MaskVex, MaskR }, 0 }, }, { /* VEX_W_0F4A_P_2_LEN_1 */ - { "kaddb", { MaskG, MaskVex, MaskR } }, - { "kaddd", { MaskG, MaskVex, MaskR } }, + { "kaddb", { MaskG, MaskVex, MaskR }, 0 }, + { "kaddd", { MaskG, MaskVex, MaskR }, 0 }, }, { /* VEX_W_0F4B_P_0_LEN_1 */ - { "kunpckwd", { MaskG, MaskVex, MaskR } }, - { "kunpckdq", { MaskG, MaskVex, MaskR } }, + { "kunpckwd", { MaskG, MaskVex, MaskR }, 0 }, + { "kunpckdq", { MaskG, MaskVex, MaskR }, 0 }, }, { /* VEX_W_0F4B_P_2_LEN_1 */ - { "kunpckbw", { MaskG, MaskVex, MaskR } }, + { "kunpckbw", { MaskG, MaskVex, MaskR }, 0 }, }, { /* VEX_W_0F50_M_0 */ - { "vmovmskpX", { Gdq, XS } }, + { "vmovmskpX", { Gdq, XS }, 0 }, }, { /* VEX_W_0F51_P_0 */ - { "vsqrtps", { XM, EXx } }, + { "vsqrtps", { XM, EXx }, 0 }, }, { /* VEX_W_0F51_P_1 */ - { "vsqrtss", { XMScalar, VexScalar, EXdScalar } }, + { "vsqrtss", { XMScalar, VexScalar, EXdScalar }, 0 }, }, { /* VEX_W_0F51_P_2 */ - { "vsqrtpd", { XM, EXx } }, + { "vsqrtpd", { XM, EXx }, 0 }, }, { /* VEX_W_0F51_P_3 */ - { "vsqrtsd", { XMScalar, VexScalar, EXqScalar } }, + { "vsqrtsd", { XMScalar, VexScalar, EXqScalar }, 0 }, }, { /* VEX_W_0F52_P_0 */ - { "vrsqrtps", { XM, EXx } }, + { "vrsqrtps", { XM, EXx }, 0 }, }, { /* VEX_W_0F52_P_1 */ - { "vrsqrtss", { XMScalar, VexScalar, EXdScalar } }, + { "vrsqrtss", { XMScalar, VexScalar, EXdScalar }, 0 }, }, { /* VEX_W_0F53_P_0 */ - { "vrcpps", { XM, EXx } }, + { "vrcpps", { XM, EXx }, 0 }, }, { /* VEX_W_0F53_P_1 */ - { "vrcpss", { XMScalar, VexScalar, EXdScalar } }, + { "vrcpss", { XMScalar, VexScalar, EXdScalar }, 0 }, }, { /* VEX_W_0F58_P_0 */ - { "vaddps", { XM, Vex, EXx } }, + { "vaddps", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F58_P_1 */ - { "vaddss", { XMScalar, VexScalar, EXdScalar } }, + { "vaddss", { XMScalar, VexScalar, EXdScalar }, 0 }, }, { /* VEX_W_0F58_P_2 */ - { "vaddpd", { XM, Vex, EXx } }, + { "vaddpd", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F58_P_3 */ - { "vaddsd", { XMScalar, VexScalar, EXqScalar } }, + { "vaddsd", { XMScalar, VexScalar, EXqScalar }, 0 }, }, { /* VEX_W_0F59_P_0 */ - { "vmulps", { XM, Vex, EXx } }, + { "vmulps", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F59_P_1 */ - { "vmulss", { XMScalar, VexScalar, EXdScalar } }, + { "vmulss", { XMScalar, VexScalar, EXdScalar }, 0 }, }, { /* VEX_W_0F59_P_2 */ - { "vmulpd", { XM, Vex, EXx } }, + { "vmulpd", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F59_P_3 */ - { "vmulsd", { XMScalar, VexScalar, EXqScalar } }, + { "vmulsd", { XMScalar, VexScalar, EXqScalar }, 0 }, }, { /* VEX_W_0F5A_P_0 */ - { "vcvtps2pd", { XM, EXxmmq } }, + { "vcvtps2pd", { XM, EXxmmq }, 0 }, }, { /* VEX_W_0F5A_P_1 */ - { "vcvtss2sd", { XMScalar, VexScalar, EXdScalar } }, + { "vcvtss2sd", { XMScalar, VexScalar, EXdScalar }, 0 }, }, { /* VEX_W_0F5A_P_3 */ - { "vcvtsd2ss", { XMScalar, VexScalar, EXqScalar } }, + { "vcvtsd2ss", { XMScalar, VexScalar, EXqScalar }, 0 }, }, { /* VEX_W_0F5B_P_0 */ - { "vcvtdq2ps", { XM, EXx } }, + { "vcvtdq2ps", { XM, EXx }, 0 }, }, { /* VEX_W_0F5B_P_1 */ - { "vcvttps2dq", { XM, EXx } }, + { "vcvttps2dq", { XM, EXx }, 0 }, }, { /* VEX_W_0F5B_P_2 */ - { "vcvtps2dq", { XM, EXx } }, + { "vcvtps2dq", { XM, EXx }, 0 }, }, { /* VEX_W_0F5C_P_0 */ - { "vsubps", { XM, Vex, EXx } }, + { "vsubps", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F5C_P_1 */ - { "vsubss", { XMScalar, VexScalar, EXdScalar } }, + { "vsubss", { XMScalar, VexScalar, EXdScalar }, 0 }, }, { /* VEX_W_0F5C_P_2 */ - { "vsubpd", { XM, Vex, EXx } }, + { "vsubpd", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F5C_P_3 */ - { "vsubsd", { XMScalar, VexScalar, EXqScalar } }, + { "vsubsd", { XMScalar, VexScalar, EXqScalar }, 0 }, }, { /* VEX_W_0F5D_P_0 */ - { "vminps", { XM, Vex, EXx } }, + { "vminps", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F5D_P_1 */ - { "vminss", { XMScalar, VexScalar, EXdScalar } }, + { "vminss", { XMScalar, VexScalar, EXdScalar }, 0 }, }, { /* VEX_W_0F5D_P_2 */ - { "vminpd", { XM, Vex, EXx } }, + { "vminpd", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F5D_P_3 */ - { "vminsd", { XMScalar, VexScalar, EXqScalar } }, + { "vminsd", { XMScalar, VexScalar, EXqScalar }, 0 }, }, { /* VEX_W_0F5E_P_0 */ - { "vdivps", { XM, Vex, EXx } }, + { "vdivps", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F5E_P_1 */ - { "vdivss", { XMScalar, VexScalar, EXdScalar } }, + { "vdivss", { XMScalar, VexScalar, EXdScalar }, 0 }, }, { /* VEX_W_0F5E_P_2 */ - { "vdivpd", { XM, Vex, EXx } }, + { "vdivpd", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F5E_P_3 */ - { "vdivsd", { XMScalar, VexScalar, EXqScalar } }, + { "vdivsd", { XMScalar, VexScalar, EXqScalar }, 0 }, }, { /* VEX_W_0F5F_P_0 */ - { "vmaxps", { XM, Vex, EXx } }, + { "vmaxps", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F5F_P_1 */ - { "vmaxss", { XMScalar, VexScalar, EXdScalar } }, + { "vmaxss", { XMScalar, VexScalar, EXdScalar }, 0 }, }, { /* VEX_W_0F5F_P_2 */ - { "vmaxpd", { XM, Vex, EXx } }, + { "vmaxpd", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F5F_P_3 */ - { "vmaxsd", { XMScalar, VexScalar, EXqScalar } }, + { "vmaxsd", { XMScalar, VexScalar, EXqScalar }, 0 }, }, { /* VEX_W_0F60_P_2 */ - { "vpunpcklbw", { XM, Vex, EXx } }, + { "vpunpcklbw", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F61_P_2 */ - { "vpunpcklwd", { XM, Vex, EXx } }, + { "vpunpcklwd", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F62_P_2 */ - { "vpunpckldq", { XM, Vex, EXx } }, + { "vpunpckldq", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F63_P_2 */ - { "vpacksswb", { XM, Vex, EXx } }, + { "vpacksswb", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F64_P_2 */ - { "vpcmpgtb", { XM, Vex, EXx } }, + { "vpcmpgtb", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F65_P_2 */ - { "vpcmpgtw", { XM, Vex, EXx } }, + { "vpcmpgtw", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F66_P_2 */ - { "vpcmpgtd", { XM, Vex, EXx } }, + { "vpcmpgtd", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F67_P_2 */ - { "vpackuswb", { XM, Vex, EXx } }, + { "vpackuswb", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F68_P_2 */ - { "vpunpckhbw", { XM, Vex, EXx } }, + { "vpunpckhbw", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F69_P_2 */ - { "vpunpckhwd", { XM, Vex, EXx } }, + { "vpunpckhwd", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F6A_P_2 */ - { "vpunpckhdq", { XM, Vex, EXx } }, + { "vpunpckhdq", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F6B_P_2 */ - { "vpackssdw", { XM, Vex, EXx } }, + { "vpackssdw", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F6C_P_2 */ - { "vpunpcklqdq", { XM, Vex, EXx } }, + { "vpunpcklqdq", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F6D_P_2 */ - { "vpunpckhqdq", { XM, Vex, EXx } }, + { "vpunpckhqdq", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F6F_P_1 */ - { "vmovdqu", { XM, EXx } }, + { "vmovdqu", { XM, EXx }, 0 }, }, { /* VEX_W_0F6F_P_2 */ - { "vmovdqa", { XM, EXx } }, + { "vmovdqa", { XM, EXx }, 0 }, }, { /* VEX_W_0F70_P_1 */ - { "vpshufhw", { XM, EXx, Ib } }, + { "vpshufhw", { XM, EXx, Ib }, 0 }, }, { /* VEX_W_0F70_P_2 */ - { "vpshufd", { XM, EXx, Ib } }, + { "vpshufd", { XM, EXx, Ib }, 0 }, }, { /* VEX_W_0F70_P_3 */ - { "vpshuflw", { XM, EXx, Ib } }, + { "vpshuflw", { XM, EXx, Ib }, 0 }, }, { /* VEX_W_0F71_R_2_P_2 */ - { "vpsrlw", { Vex, XS, Ib } }, + { "vpsrlw", { Vex, XS, Ib }, 0 }, }, { /* VEX_W_0F71_R_4_P_2 */ - { "vpsraw", { Vex, XS, Ib } }, + { "vpsraw", { Vex, XS, Ib }, 0 }, }, { /* VEX_W_0F71_R_6_P_2 */ - { "vpsllw", { Vex, XS, Ib } }, + { "vpsllw", { Vex, XS, Ib }, 0 }, }, { /* VEX_W_0F72_R_2_P_2 */ - { "vpsrld", { Vex, XS, Ib } }, + { "vpsrld", { Vex, XS, Ib }, 0 }, }, { /* VEX_W_0F72_R_4_P_2 */ - { "vpsrad", { Vex, XS, Ib } }, + { "vpsrad", { Vex, XS, Ib }, 0 }, }, { /* VEX_W_0F72_R_6_P_2 */ - { "vpslld", { Vex, XS, Ib } }, + { "vpslld", { Vex, XS, Ib }, 0 }, }, { /* VEX_W_0F73_R_2_P_2 */ - { "vpsrlq", { Vex, XS, Ib } }, + { "vpsrlq", { Vex, XS, Ib }, 0 }, }, { /* VEX_W_0F73_R_3_P_2 */ - { "vpsrldq", { Vex, XS, Ib } }, + { "vpsrldq", { Vex, XS, Ib }, 0 }, }, { /* VEX_W_0F73_R_6_P_2 */ - { "vpsllq", { Vex, XS, Ib } }, + { "vpsllq", { Vex, XS, Ib }, 0 }, }, { /* VEX_W_0F73_R_7_P_2 */ - { "vpslldq", { Vex, XS, Ib } }, + { "vpslldq", { Vex, XS, Ib }, 0 }, }, { /* VEX_W_0F74_P_2 */ - { "vpcmpeqb", { XM, Vex, EXx } }, + { "vpcmpeqb", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F75_P_2 */ - { "vpcmpeqw", { XM, Vex, EXx } }, + { "vpcmpeqw", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F76_P_2 */ - { "vpcmpeqd", { XM, Vex, EXx } }, + { "vpcmpeqd", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F77_P_0 */ - { "", { VZERO } }, + { "", { VZERO }, 0 }, }, { /* VEX_W_0F7C_P_2 */ - { "vhaddpd", { XM, Vex, EXx } }, + { "vhaddpd", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F7C_P_3 */ - { "vhaddps", { XM, Vex, EXx } }, + { "vhaddps", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F7D_P_2 */ - { "vhsubpd", { XM, Vex, EXx } }, + { "vhsubpd", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F7D_P_3 */ - { "vhsubps", { XM, Vex, EXx } }, + { "vhsubps", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F7E_P_1 */ - { "vmovq", { XMScalar, EXqScalar } }, + { "vmovq", { XMScalar, EXqScalar }, 0 }, }, { /* VEX_W_0F7F_P_1 */ - { "vmovdqu", { EXxS, XM } }, + { "vmovdqu", { EXxS, XM }, 0 }, }, { /* VEX_W_0F7F_P_2 */ - { "vmovdqa", { EXxS, XM } }, + { "vmovdqa", { EXxS, XM }, 0 }, }, { /* VEX_W_0F90_P_0_LEN_0 */ - { "kmovw", { MaskG, MaskE } }, - { "kmovq", { MaskG, MaskE } }, + { "kmovw", { MaskG, MaskE }, 0 }, + { "kmovq", { MaskG, MaskE }, 0 }, }, { /* VEX_W_0F90_P_2_LEN_0 */ - { "kmovb", { MaskG, MaskBDE } }, - { "kmovd", { MaskG, MaskBDE } }, + { "kmovb", { MaskG, MaskBDE }, 0 }, + { "kmovd", { MaskG, MaskBDE }, 0 }, }, { /* VEX_W_0F91_P_0_LEN_0 */ - { "kmovw", { Ew, MaskG } }, - { "kmovq", { Eq, MaskG } }, + { "kmovw", { Ew, MaskG }, 0 }, + { "kmovq", { Eq, MaskG }, 0 }, }, { /* VEX_W_0F91_P_2_LEN_0 */ - { "kmovb", { Eb, MaskG } }, - { "kmovd", { Ed, MaskG } }, + { "kmovb", { Eb, MaskG }, 0 }, + { "kmovd", { Ed, MaskG }, 0 }, }, { /* VEX_W_0F92_P_0_LEN_0 */ - { "kmovw", { MaskG, Rdq } }, + { "kmovw", { MaskG, Rdq }, 0 }, }, { /* VEX_W_0F92_P_2_LEN_0 */ - { "kmovb", { MaskG, Rdq } }, + { "kmovb", { MaskG, Rdq }, 0 }, }, { /* VEX_W_0F92_P_3_LEN_0 */ - { "kmovd", { MaskG, Rdq } }, - { "kmovq", { MaskG, Rdq } }, + { "kmovd", { MaskG, Rdq }, 0 }, + { "kmovq", { MaskG, Rdq }, 0 }, }, { /* VEX_W_0F93_P_0_LEN_0 */ - { "kmovw", { Gdq, MaskR } }, + { "kmovw", { Gdq, MaskR }, 0 }, }, { /* VEX_W_0F93_P_2_LEN_0 */ - { "kmovb", { Gdq, MaskR } }, + { "kmovb", { Gdq, MaskR }, 0 }, }, { /* VEX_W_0F93_P_3_LEN_0 */ - { "kmovd", { Gdq, MaskR } }, - { "kmovq", { Gdq, MaskR } }, + { "kmovd", { Gdq, MaskR }, 0 }, + { "kmovq", { Gdq, MaskR }, 0 }, }, { /* VEX_W_0F98_P_0_LEN_0 */ - { "kortestw", { MaskG, MaskR } }, - { "kortestq", { MaskG, MaskR } }, + { "kortestw", { MaskG, MaskR }, 0 }, + { "kortestq", { MaskG, MaskR }, 0 }, }, { /* VEX_W_0F98_P_2_LEN_0 */ - { "kortestb", { MaskG, MaskR } }, - { "kortestd", { MaskG, MaskR } }, + { "kortestb", { MaskG, MaskR }, 0 }, + { "kortestd", { MaskG, MaskR }, 0 }, }, { /* VEX_W_0F99_P_0_LEN_0 */ - { "ktestw", { MaskG, MaskR } }, - { "ktestq", { MaskG, MaskR } }, + { "ktestw", { MaskG, MaskR }, 0 }, + { "ktestq", { MaskG, MaskR }, 0 }, }, { /* VEX_W_0F99_P_2_LEN_0 */ - { "ktestb", { MaskG, MaskR } }, - { "ktestd", { MaskG, MaskR } }, + { "ktestb", { MaskG, MaskR }, 0 }, + { "ktestd", { MaskG, MaskR }, 0 }, }, { /* VEX_W_0FAE_R_2_M_0 */ - { "vldmxcsr", { Md } }, + { "vldmxcsr", { Md }, 0 }, }, { /* VEX_W_0FAE_R_3_M_0 */ - { "vstmxcsr", { Md } }, + { "vstmxcsr", { Md }, 0 }, }, { /* VEX_W_0FC2_P_0 */ - { "vcmpps", { XM, Vex, EXx, VCMP } }, + { "vcmpps", { XM, Vex, EXx, VCMP }, 0 }, }, { /* VEX_W_0FC2_P_1 */ - { "vcmpss", { XMScalar, VexScalar, EXdScalar, VCMP } }, + { "vcmpss", { XMScalar, VexScalar, EXdScalar, VCMP }, 0 }, }, { /* VEX_W_0FC2_P_2 */ - { "vcmppd", { XM, Vex, EXx, VCMP } }, + { "vcmppd", { XM, Vex, EXx, VCMP }, 0 }, }, { /* VEX_W_0FC2_P_3 */ - { "vcmpsd", { XMScalar, VexScalar, EXqScalar, VCMP } }, + { "vcmpsd", { XMScalar, VexScalar, EXqScalar, VCMP }, 0 }, }, { /* VEX_W_0FC4_P_2 */ - { "vpinsrw", { XM, Vex128, Edqw, Ib } }, + { "vpinsrw", { XM, Vex128, Edqw, Ib }, 0 }, }, { /* VEX_W_0FC5_P_2 */ - { "vpextrw", { Gdq, XS, Ib } }, + { "vpextrw", { Gdq, XS, Ib }, 0 }, }, { /* VEX_W_0FD0_P_2 */ - { "vaddsubpd", { XM, Vex, EXx } }, + { "vaddsubpd", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0FD0_P_3 */ - { "vaddsubps", { XM, Vex, EXx } }, + { "vaddsubps", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0FD1_P_2 */ - { "vpsrlw", { XM, Vex, EXxmm } }, + { "vpsrlw", { XM, Vex, EXxmm }, 0 }, }, { /* VEX_W_0FD2_P_2 */ - { "vpsrld", { XM, Vex, EXxmm } }, + { "vpsrld", { XM, Vex, EXxmm }, 0 }, }, { /* VEX_W_0FD3_P_2 */ - { "vpsrlq", { XM, Vex, EXxmm } }, + { "vpsrlq", { XM, Vex, EXxmm }, 0 }, }, { /* VEX_W_0FD4_P_2 */ - { "vpaddq", { XM, Vex, EXx } }, + { "vpaddq", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0FD5_P_2 */ - { "vpmullw", { XM, Vex, EXx } }, + { "vpmullw", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0FD6_P_2 */ - { "vmovq", { EXqScalarS, XMScalar } }, + { "vmovq", { EXqScalarS, XMScalar }, 0 }, }, { /* VEX_W_0FD7_P_2_M_1 */ - { "vpmovmskb", { Gdq, XS } }, + { "vpmovmskb", { Gdq, XS }, 0 }, }, { /* VEX_W_0FD8_P_2 */ - { "vpsubusb", { XM, Vex, EXx } }, + { "vpsubusb", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0FD9_P_2 */ - { "vpsubusw", { XM, Vex, EXx } }, + { "vpsubusw", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0FDA_P_2 */ - { "vpminub", { XM, Vex, EXx } }, + { "vpminub", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0FDB_P_2 */ - { "vpand", { XM, Vex, EXx } }, + { "vpand", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0FDC_P_2 */ - { "vpaddusb", { XM, Vex, EXx } }, + { "vpaddusb", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0FDD_P_2 */ - { "vpaddusw", { XM, Vex, EXx } }, + { "vpaddusw", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0FDE_P_2 */ - { "vpmaxub", { XM, Vex, EXx } }, + { "vpmaxub", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0FDF_P_2 */ - { "vpandn", { XM, Vex, EXx } }, + { "vpandn", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0FE0_P_2 */ - { "vpavgb", { XM, Vex, EXx } }, + { "vpavgb", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0FE1_P_2 */ - { "vpsraw", { XM, Vex, EXxmm } }, + { "vpsraw", { XM, Vex, EXxmm }, 0 }, }, { /* VEX_W_0FE2_P_2 */ - { "vpsrad", { XM, Vex, EXxmm } }, + { "vpsrad", { XM, Vex, EXxmm }, 0 }, }, { /* VEX_W_0FE3_P_2 */ - { "vpavgw", { XM, Vex, EXx } }, + { "vpavgw", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0FE4_P_2 */ - { "vpmulhuw", { XM, Vex, EXx } }, + { "vpmulhuw", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0FE5_P_2 */ - { "vpmulhw", { XM, Vex, EXx } }, + { "vpmulhw", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0FE6_P_1 */ - { "vcvtdq2pd", { XM, EXxmmq } }, + { "vcvtdq2pd", { XM, EXxmmq }, 0 }, }, { /* VEX_W_0FE6_P_2 */ - { "vcvttpd2dq%XY", { XMM, EXx } }, + { "vcvttpd2dq%XY", { XMM, EXx }, 0 }, }, { /* VEX_W_0FE6_P_3 */ - { "vcvtpd2dq%XY", { XMM, EXx } }, + { "vcvtpd2dq%XY", { XMM, EXx }, 0 }, }, { /* VEX_W_0FE7_P_2_M_0 */ - { "vmovntdq", { Mx, XM } }, + { "vmovntdq", { Mx, XM }, 0 }, }, { /* VEX_W_0FE8_P_2 */ - { "vpsubsb", { XM, Vex, EXx } }, + { "vpsubsb", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0FE9_P_2 */ - { "vpsubsw", { XM, Vex, EXx } }, + { "vpsubsw", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0FEA_P_2 */ - { "vpminsw", { XM, Vex, EXx } }, + { "vpminsw", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0FEB_P_2 */ - { "vpor", { XM, Vex, EXx } }, + { "vpor", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0FEC_P_2 */ - { "vpaddsb", { XM, Vex, EXx } }, + { "vpaddsb", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0FED_P_2 */ - { "vpaddsw", { XM, Vex, EXx } }, + { "vpaddsw", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0FEE_P_2 */ - { "vpmaxsw", { XM, Vex, EXx } }, + { "vpmaxsw", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0FEF_P_2 */ - { "vpxor", { XM, Vex, EXx } }, + { "vpxor", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0FF0_P_3_M_0 */ - { "vlddqu", { XM, M } }, + { "vlddqu", { XM, M }, 0 }, }, { /* VEX_W_0FF1_P_2 */ - { "vpsllw", { XM, Vex, EXxmm } }, + { "vpsllw", { XM, Vex, EXxmm }, 0 }, }, { /* VEX_W_0FF2_P_2 */ - { "vpslld", { XM, Vex, EXxmm } }, + { "vpslld", { XM, Vex, EXxmm }, 0 }, }, { /* VEX_W_0FF3_P_2 */ - { "vpsllq", { XM, Vex, EXxmm } }, + { "vpsllq", { XM, Vex, EXxmm }, 0 }, }, { /* VEX_W_0FF4_P_2 */ - { "vpmuludq", { XM, Vex, EXx } }, + { "vpmuludq", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0FF5_P_2 */ - { "vpmaddwd", { XM, Vex, EXx } }, + { "vpmaddwd", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0FF6_P_2 */ - { "vpsadbw", { XM, Vex, EXx } }, + { "vpsadbw", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0FF7_P_2 */ - { "vmaskmovdqu", { XM, XS } }, + { "vmaskmovdqu", { XM, XS }, 0 }, }, { /* VEX_W_0FF8_P_2 */ - { "vpsubb", { XM, Vex, EXx } }, + { "vpsubb", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0FF9_P_2 */ - { "vpsubw", { XM, Vex, EXx } }, + { "vpsubw", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0FFA_P_2 */ - { "vpsubd", { XM, Vex, EXx } }, + { "vpsubd", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0FFB_P_2 */ - { "vpsubq", { XM, Vex, EXx } }, + { "vpsubq", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0FFC_P_2 */ - { "vpaddb", { XM, Vex, EXx } }, + { "vpaddb", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0FFD_P_2 */ - { "vpaddw", { XM, Vex, EXx } }, + { "vpaddw", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0FFE_P_2 */ - { "vpaddd", { XM, Vex, EXx } }, + { "vpaddd", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F3800_P_2 */ - { "vpshufb", { XM, Vex, EXx } }, + { "vpshufb", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F3801_P_2 */ - { "vphaddw", { XM, Vex, EXx } }, + { "vphaddw", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F3802_P_2 */ - { "vphaddd", { XM, Vex, EXx } }, + { "vphaddd", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F3803_P_2 */ - { "vphaddsw", { XM, Vex, EXx } }, + { "vphaddsw", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F3804_P_2 */ - { "vpmaddubsw", { XM, Vex, EXx } }, + { "vpmaddubsw", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F3805_P_2 */ - { "vphsubw", { XM, Vex, EXx } }, + { "vphsubw", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F3806_P_2 */ - { "vphsubd", { XM, Vex, EXx } }, + { "vphsubd", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F3807_P_2 */ - { "vphsubsw", { XM, Vex, EXx } }, + { "vphsubsw", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F3808_P_2 */ - { "vpsignb", { XM, Vex, EXx } }, + { "vpsignb", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F3809_P_2 */ - { "vpsignw", { XM, Vex, EXx } }, + { "vpsignw", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F380A_P_2 */ - { "vpsignd", { XM, Vex, EXx } }, + { "vpsignd", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F380B_P_2 */ - { "vpmulhrsw", { XM, Vex, EXx } }, + { "vpmulhrsw", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F380C_P_2 */ - { "vpermilps", { XM, Vex, EXx } }, + { "vpermilps", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F380D_P_2 */ - { "vpermilpd", { XM, Vex, EXx } }, + { "vpermilpd", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F380E_P_2 */ - { "vtestps", { XM, EXx } }, + { "vtestps", { XM, EXx }, 0 }, }, { /* VEX_W_0F380F_P_2 */ - { "vtestpd", { XM, EXx } }, + { "vtestpd", { XM, EXx }, 0 }, }, { /* VEX_W_0F3816_P_2 */ - { "vpermps", { XM, Vex, EXx } }, + { "vpermps", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F3817_P_2 */ - { "vptest", { XM, EXx } }, + { "vptest", { XM, EXx }, 0 }, }, { /* VEX_W_0F3818_P_2 */ - { "vbroadcastss", { XM, EXxmm_md } }, + { "vbroadcastss", { XM, EXxmm_md }, 0 }, }, { /* VEX_W_0F3819_P_2 */ - { "vbroadcastsd", { XM, EXxmm_mq } }, + { "vbroadcastsd", { XM, EXxmm_mq }, 0 }, }, { /* VEX_W_0F381A_P_2_M_0 */ - { "vbroadcastf128", { XM, Mxmm } }, + { "vbroadcastf128", { XM, Mxmm }, 0 }, }, { /* VEX_W_0F381C_P_2 */ - { "vpabsb", { XM, EXx } }, + { "vpabsb", { XM, EXx }, 0 }, }, { /* VEX_W_0F381D_P_2 */ - { "vpabsw", { XM, EXx } }, + { "vpabsw", { XM, EXx }, 0 }, }, { /* VEX_W_0F381E_P_2 */ - { "vpabsd", { XM, EXx } }, + { "vpabsd", { XM, EXx }, 0 }, }, { /* VEX_W_0F3820_P_2 */ - { "vpmovsxbw", { XM, EXxmmq } }, + { "vpmovsxbw", { XM, EXxmmq }, 0 }, }, { /* VEX_W_0F3821_P_2 */ - { "vpmovsxbd", { XM, EXxmmqd } }, + { "vpmovsxbd", { XM, EXxmmqd }, 0 }, }, { /* VEX_W_0F3822_P_2 */ - { "vpmovsxbq", { XM, EXxmmdw } }, + { "vpmovsxbq", { XM, EXxmmdw }, 0 }, }, { /* VEX_W_0F3823_P_2 */ - { "vpmovsxwd", { XM, EXxmmq } }, + { "vpmovsxwd", { XM, EXxmmq }, 0 }, }, { /* VEX_W_0F3824_P_2 */ - { "vpmovsxwq", { XM, EXxmmqd } }, + { "vpmovsxwq", { XM, EXxmmqd }, 0 }, }, { /* VEX_W_0F3825_P_2 */ - { "vpmovsxdq", { XM, EXxmmq } }, + { "vpmovsxdq", { XM, EXxmmq }, 0 }, }, { /* VEX_W_0F3828_P_2 */ - { "vpmuldq", { XM, Vex, EXx } }, + { "vpmuldq", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F3829_P_2 */ - { "vpcmpeqq", { XM, Vex, EXx } }, + { "vpcmpeqq", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F382A_P_2_M_0 */ - { "vmovntdqa", { XM, Mx } }, + { "vmovntdqa", { XM, Mx }, 0 }, }, { /* VEX_W_0F382B_P_2 */ - { "vpackusdw", { XM, Vex, EXx } }, + { "vpackusdw", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F382C_P_2_M_0 */ - { "vmaskmovps", { XM, Vex, Mx } }, + { "vmaskmovps", { XM, Vex, Mx }, 0 }, }, { /* VEX_W_0F382D_P_2_M_0 */ - { "vmaskmovpd", { XM, Vex, Mx } }, + { "vmaskmovpd", { XM, Vex, Mx }, 0 }, }, { /* VEX_W_0F382E_P_2_M_0 */ - { "vmaskmovps", { Mx, Vex, XM } }, + { "vmaskmovps", { Mx, Vex, XM }, 0 }, }, { /* VEX_W_0F382F_P_2_M_0 */ - { "vmaskmovpd", { Mx, Vex, XM } }, + { "vmaskmovpd", { Mx, Vex, XM }, 0 }, }, { /* VEX_W_0F3830_P_2 */ - { "vpmovzxbw", { XM, EXxmmq } }, + { "vpmovzxbw", { XM, EXxmmq }, 0 }, }, { /* VEX_W_0F3831_P_2 */ - { "vpmovzxbd", { XM, EXxmmqd } }, + { "vpmovzxbd", { XM, EXxmmqd }, 0 }, }, { /* VEX_W_0F3832_P_2 */ - { "vpmovzxbq", { XM, EXxmmdw } }, + { "vpmovzxbq", { XM, EXxmmdw }, 0 }, }, { /* VEX_W_0F3833_P_2 */ - { "vpmovzxwd", { XM, EXxmmq } }, + { "vpmovzxwd", { XM, EXxmmq }, 0 }, }, { /* VEX_W_0F3834_P_2 */ - { "vpmovzxwq", { XM, EXxmmqd } }, + { "vpmovzxwq", { XM, EXxmmqd }, 0 }, }, { /* VEX_W_0F3835_P_2 */ - { "vpmovzxdq", { XM, EXxmmq } }, + { "vpmovzxdq", { XM, EXxmmq }, 0 }, }, { /* VEX_W_0F3836_P_2 */ - { "vpermd", { XM, Vex, EXx } }, + { "vpermd", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F3837_P_2 */ - { "vpcmpgtq", { XM, Vex, EXx } }, + { "vpcmpgtq", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F3838_P_2 */ - { "vpminsb", { XM, Vex, EXx } }, + { "vpminsb", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F3839_P_2 */ - { "vpminsd", { XM, Vex, EXx } }, + { "vpminsd", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F383A_P_2 */ - { "vpminuw", { XM, Vex, EXx } }, + { "vpminuw", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F383B_P_2 */ - { "vpminud", { XM, Vex, EXx } }, + { "vpminud", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F383C_P_2 */ - { "vpmaxsb", { XM, Vex, EXx } }, + { "vpmaxsb", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F383D_P_2 */ - { "vpmaxsd", { XM, Vex, EXx } }, + { "vpmaxsd", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F383E_P_2 */ - { "vpmaxuw", { XM, Vex, EXx } }, + { "vpmaxuw", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F383F_P_2 */ - { "vpmaxud", { XM, Vex, EXx } }, + { "vpmaxud", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F3840_P_2 */ - { "vpmulld", { XM, Vex, EXx } }, + { "vpmulld", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F3841_P_2 */ - { "vphminposuw", { XM, EXx } }, + { "vphminposuw", { XM, EXx }, 0 }, }, { /* VEX_W_0F3846_P_2 */ - { "vpsravd", { XM, Vex, EXx } }, + { "vpsravd", { XM, Vex, EXx }, 0 }, }, { /* VEX_W_0F3858_P_2 */ - { "vpbroadcastd", { XM, EXxmm_md } }, + { "vpbroadcastd", { XM, EXxmm_md }, 0 }, }, { /* VEX_W_0F3859_P_2 */ - { "vpbroadcastq", { XM, EXxmm_mq } }, + { "vpbroadcastq", { XM, EXxmm_mq }, 0 }, }, { /* VEX_W_0F385A_P_2_M_0 */ - { "vbroadcasti128", { XM, Mxmm } }, + { "vbroadcasti128", { XM, Mxmm }, 0 }, }, { /* VEX_W_0F3878_P_2 */ - { "vpbroadcastb", { XM, EXxmm_mb } }, + { "vpbroadcastb", { XM, EXxmm_mb }, 0 }, }, { /* VEX_W_0F3879_P_2 */ - { "vpbroadcastw", { XM, EXxmm_mw } }, + { "vpbroadcastw", { XM, EXxmm_mw }, 0 }, }, { /* VEX_W_0F38DB_P_2 */ - { "vaesimc", { XM, EXx } }, + { "vaesimc", { XM, EXx }, 0 }, }, { /* VEX_W_0F38DC_P_2 */ - { "vaesenc", { XM, Vex128, EXx } }, + { "vaesenc", { XM, Vex128, EXx }, 0 }, }, { /* VEX_W_0F38DD_P_2 */ - { "vaesenclast", { XM, Vex128, EXx } }, + { "vaesenclast", { XM, Vex128, EXx }, 0 }, }, { /* VEX_W_0F38DE_P_2 */ - { "vaesdec", { XM, Vex128, EXx } }, + { "vaesdec", { XM, Vex128, EXx }, 0 }, }, { /* VEX_W_0F38DF_P_2 */ - { "vaesdeclast", { XM, Vex128, EXx } }, + { "vaesdeclast", { XM, Vex128, EXx }, 0 }, }, { /* VEX_W_0F3A00_P_2 */ { Bad_Opcode }, - { "vpermq", { XM, EXx, Ib } }, + { "vpermq", { XM, EXx, Ib }, 0 }, }, { /* VEX_W_0F3A01_P_2 */ { Bad_Opcode }, - { "vpermpd", { XM, EXx, Ib } }, + { "vpermpd", { XM, EXx, Ib }, 0 }, }, { /* VEX_W_0F3A02_P_2 */ - { "vpblendd", { XM, Vex, EXx, Ib } }, + { "vpblendd", { XM, Vex, EXx, Ib }, 0 }, }, { /* VEX_W_0F3A04_P_2 */ - { "vpermilps", { XM, EXx, Ib } }, + { "vpermilps", { XM, EXx, Ib }, 0 }, }, { /* VEX_W_0F3A05_P_2 */ - { "vpermilpd", { XM, EXx, Ib } }, + { "vpermilpd", { XM, EXx, Ib }, 0 }, }, { /* VEX_W_0F3A06_P_2 */ - { "vperm2f128", { XM, Vex256, EXx, Ib } }, + { "vperm2f128", { XM, Vex256, EXx, Ib }, 0 }, }, { /* VEX_W_0F3A08_P_2 */ - { "vroundps", { XM, EXx, Ib } }, + { "vroundps", { XM, EXx, Ib }, 0 }, }, { /* VEX_W_0F3A09_P_2 */ - { "vroundpd", { XM, EXx, Ib } }, + { "vroundpd", { XM, EXx, Ib }, 0 }, }, { /* VEX_W_0F3A0A_P_2 */ - { "vroundss", { XMScalar, VexScalar, EXdScalar, Ib } }, + { "vroundss", { XMScalar, VexScalar, EXdScalar, Ib }, 0 }, }, { /* VEX_W_0F3A0B_P_2 */ - { "vroundsd", { XMScalar, VexScalar, EXqScalar, Ib } }, + { "vroundsd", { XMScalar, VexScalar, EXqScalar, Ib }, 0 }, }, { /* VEX_W_0F3A0C_P_2 */ - { "vblendps", { XM, Vex, EXx, Ib } }, + { "vblendps", { XM, Vex, EXx, Ib }, 0 }, }, { /* VEX_W_0F3A0D_P_2 */ - { "vblendpd", { XM, Vex, EXx, Ib } }, + { "vblendpd", { XM, Vex, EXx, Ib }, 0 }, }, { /* VEX_W_0F3A0E_P_2 */ - { "vpblendw", { XM, Vex, EXx, Ib } }, + { "vpblendw", { XM, Vex, EXx, Ib }, 0 }, }, { /* VEX_W_0F3A0F_P_2 */ - { "vpalignr", { XM, Vex, EXx, Ib } }, + { "vpalignr", { XM, Vex, EXx, Ib }, 0 }, }, { /* VEX_W_0F3A14_P_2 */ - { "vpextrb", { Edqb, XM, Ib } }, + { "vpextrb", { Edqb, XM, Ib }, 0 }, }, { /* VEX_W_0F3A15_P_2 */ - { "vpextrw", { Edqw, XM, Ib } }, + { "vpextrw", { Edqw, XM, Ib }, 0 }, }, { /* VEX_W_0F3A18_P_2 */ - { "vinsertf128", { XM, Vex256, EXxmm, Ib } }, + { "vinsertf128", { XM, Vex256, EXxmm, Ib }, 0 }, }, { /* VEX_W_0F3A19_P_2 */ - { "vextractf128", { EXxmm, XM, Ib } }, + { "vextractf128", { EXxmm, XM, Ib }, 0 }, }, { /* VEX_W_0F3A20_P_2 */ - { "vpinsrb", { XM, Vex128, Edqb, Ib } }, + { "vpinsrb", { XM, Vex128, Edqb, Ib }, 0 }, }, { /* VEX_W_0F3A21_P_2 */ - { "vinsertps", { XM, Vex128, EXd, Ib } }, + { "vinsertps", { XM, Vex128, EXd, Ib }, 0 }, }, { /* VEX_W_0F3A30_P_2_LEN_0 */ - { "kshiftrb", { MaskG, MaskR, Ib } }, - { "kshiftrw", { MaskG, MaskR, Ib } }, + { "kshiftrb", { MaskG, MaskR, Ib }, 0 }, + { "kshiftrw", { MaskG, MaskR, Ib }, 0 }, }, { /* VEX_W_0F3A31_P_2_LEN_0 */ - { "kshiftrd", { MaskG, MaskR, Ib } }, - { "kshiftrq", { MaskG, MaskR, Ib } }, + { "kshiftrd", { MaskG, MaskR, Ib }, 0 }, + { "kshiftrq", { MaskG, MaskR, Ib }, 0 }, }, { /* VEX_W_0F3A32_P_2_LEN_0 */ - { "kshiftlb", { MaskG, MaskR, Ib } }, - { "kshiftlw", { MaskG, MaskR, Ib } }, + { "kshiftlb", { MaskG, MaskR, Ib }, 0 }, + { "kshiftlw", { MaskG, MaskR, Ib }, 0 }, }, { /* VEX_W_0F3A33_P_2_LEN_0 */ - { "kshiftld", { MaskG, MaskR, Ib } }, - { "kshiftlq", { MaskG, MaskR, Ib } }, + { "kshiftld", { MaskG, MaskR, Ib }, 0 }, + { "kshiftlq", { MaskG, MaskR, Ib }, 0 }, }, { /* VEX_W_0F3A38_P_2 */ - { "vinserti128", { XM, Vex256, EXxmm, Ib } }, + { "vinserti128", { XM, Vex256, EXxmm, Ib }, 0 }, }, { /* VEX_W_0F3A39_P_2 */ - { "vextracti128", { EXxmm, XM, Ib } }, + { "vextracti128", { EXxmm, XM, Ib }, 0 }, }, { /* VEX_W_0F3A40_P_2 */ - { "vdpps", { XM, Vex, EXx, Ib } }, + { "vdpps", { XM, Vex, EXx, Ib }, 0 }, }, { /* VEX_W_0F3A41_P_2 */ - { "vdppd", { XM, Vex128, EXx, Ib } }, + { "vdppd", { XM, Vex128, EXx, Ib }, 0 }, }, { /* VEX_W_0F3A42_P_2 */ - { "vmpsadbw", { XM, Vex, EXx, Ib } }, + { "vmpsadbw", { XM, Vex, EXx, Ib }, 0 }, }, { /* VEX_W_0F3A44_P_2 */ - { "vpclmulqdq", { XM, Vex128, EXx, PCLMUL } }, + { "vpclmulqdq", { XM, Vex128, EXx, PCLMUL }, 0 }, }, { /* VEX_W_0F3A46_P_2 */ - { "vperm2i128", { XM, Vex256, EXx, Ib } }, + { "vperm2i128", { XM, Vex256, EXx, Ib }, 0 }, }, { /* VEX_W_0F3A48_P_2 */ - { "vpermil2ps", { XMVexW, Vex, EXVexImmW, EXVexImmW, EXVexImmW } }, - { "vpermil2ps", { XMVexW, Vex, EXVexImmW, EXVexImmW, EXVexImmW } }, + { "vpermil2ps", { XMVexW, Vex, EXVexImmW, EXVexImmW, EXVexImmW }, 0 }, + { "vpermil2ps", { XMVexW, Vex, EXVexImmW, EXVexImmW, EXVexImmW }, 0 }, }, { /* VEX_W_0F3A49_P_2 */ - { "vpermil2pd", { XMVexW, Vex, EXVexImmW, EXVexImmW, EXVexImmW } }, - { "vpermil2pd", { XMVexW, Vex, EXVexImmW, EXVexImmW, EXVexImmW } }, + { "vpermil2pd", { XMVexW, Vex, EXVexImmW, EXVexImmW, EXVexImmW }, 0 }, + { "vpermil2pd", { XMVexW, Vex, EXVexImmW, EXVexImmW, EXVexImmW }, 0 }, }, { /* VEX_W_0F3A4A_P_2 */ - { "vblendvps", { XM, Vex, EXx, XMVexI4 } }, + { "vblendvps", { XM, Vex, EXx, XMVexI4 }, 0 }, }, { /* VEX_W_0F3A4B_P_2 */ - { "vblendvpd", { XM, Vex, EXx, XMVexI4 } }, + { "vblendvpd", { XM, Vex, EXx, XMVexI4 }, 0 }, }, { /* VEX_W_0F3A4C_P_2 */ - { "vpblendvb", { XM, Vex, EXx, XMVexI4 } }, + { "vpblendvb", { XM, Vex, EXx, XMVexI4 }, 0 }, }, { /* VEX_W_0F3A60_P_2 */ - { "vpcmpestrm", { XM, EXx, Ib } }, + { "vpcmpestrm", { XM, EXx, Ib }, 0 }, }, { /* VEX_W_0F3A61_P_2 */ - { "vpcmpestri", { XM, EXx, Ib } }, + { "vpcmpestri", { XM, EXx, Ib }, 0 }, }, { /* VEX_W_0F3A62_P_2 */ - { "vpcmpistrm", { XM, EXx, Ib } }, + { "vpcmpistrm", { XM, EXx, Ib }, 0 }, }, { /* VEX_W_0F3A63_P_2 */ - { "vpcmpistri", { XM, EXx, Ib } }, + { "vpcmpistri", { XM, EXx, Ib }, 0 }, }, { /* VEX_W_0F3ADF_P_2 */ - { "vaeskeygenassist", { XM, EXx, Ib } }, + { "vaeskeygenassist", { XM, EXx, Ib }, 0 }, }, #define NEED_VEX_W_TABLE #include "i386-dis-evex.h" @@ -11547,7 +11544,7 @@ static const struct dis386 vex_w_table[][2] = { static const struct dis386 mod_table[][2] = { { /* MOD_8D */ - { "leaS", { Gv, M } }, + { "leaS", { Gv, M }, 0 }, }, { /* MOD_C6_REG_7 */ @@ -11561,11 +11558,11 @@ static const struct dis386 mod_table[][2] = { }, { /* MOD_FF_REG_3 */ - { "Jcall{T|}", { indirEp } }, + { "Jcall{T|}", { indirEp }, 0 }, }, { /* MOD_FF_REG_5 */ - { "Jjmp{T|}", { indirEp } }, + { "Jjmp{T|}", { indirEp }, 0 }, }, { /* MOD_0F01_REG_0 */ @@ -11589,139 +11586,139 @@ static const struct dis386 mod_table[][2] = { }, { /* MOD_0F01_REG_7 */ - { "invlpg", { Mb } }, + { "invlpg", { Mb }, 0 }, { RM_TABLE (RM_0F01_REG_7) }, }, { /* MOD_0F12_PREFIX_0 */ - { "movlps", { XM, EXq } }, - { "movhlps", { XM, EXq } }, + { "movlps", { XM, EXq }, PREFIX_MANDATORY }, + { "movhlps", { XM, EXq }, PREFIX_MANDATORY }, }, { /* MOD_0F13 */ - { "movlpX", { EXq, XM } }, + { "movlpX", { EXq, XM }, PREFIX_MANDATORY }, }, { /* MOD_0F16_PREFIX_0 */ - { "movhps", { XM, EXq } }, - { "movlhps", { XM, EXq } }, + { "movhps", { XM, EXq }, 0 }, + { "movlhps", { XM, EXq }, 0 }, }, { /* MOD_0F17 */ - { "movhpX", { EXq, XM } }, + { "movhpX", { EXq, XM }, PREFIX_MANDATORY }, }, { /* MOD_0F18_REG_0 */ - { "prefetchnta", { Mb } }, + { "prefetchnta", { Mb }, 0 }, }, { /* MOD_0F18_REG_1 */ - { "prefetcht0", { Mb } }, + { "prefetcht0", { Mb }, 0 }, }, { /* MOD_0F18_REG_2 */ - { "prefetcht1", { Mb } }, + { "prefetcht1", { Mb }, 0 }, }, { /* MOD_0F18_REG_3 */ - { "prefetcht2", { Mb } }, + { "prefetcht2", { Mb }, 0 }, }, { /* MOD_0F18_REG_4 */ - { "nop/reserved", { Mb } }, + { "nop/reserved", { Mb }, 0 }, }, { /* MOD_0F18_REG_5 */ - { "nop/reserved", { Mb } }, + { "nop/reserved", { Mb }, 0 }, }, { /* MOD_0F18_REG_6 */ - { "nop/reserved", { Mb } }, + { "nop/reserved", { Mb }, 0 }, }, { /* MOD_0F18_REG_7 */ - { "nop/reserved", { Mb } }, + { "nop/reserved", { Mb }, 0 }, }, { /* MOD_0F1A_PREFIX_0 */ - { "bndldx", { Gbnd, Ev_bnd } }, - { "nopQ", { Ev } }, + { "bndldx", { Gbnd, Ev_bnd }, 0 }, + { "nopQ", { Ev }, 0 }, }, { /* MOD_0F1B_PREFIX_0 */ - { "bndstx", { Ev_bnd, Gbnd } }, - { "nopQ", { Ev } }, + { "bndstx", { Ev_bnd, Gbnd }, 0 }, + { "nopQ", { Ev }, 0 }, }, { /* MOD_0F1B_PREFIX_1 */ - { "bndmk", { Gbnd, Ev_bnd } }, - { "nopQ", { Ev } }, + { "bndmk", { Gbnd, Ev_bnd }, 0 }, + { "nopQ", { Ev }, 0 }, }, { /* MOD_0F24 */ { Bad_Opcode }, - { "movL", { Rd, Td } }, + { "movL", { Rd, Td }, 0 }, }, { /* MOD_0F26 */ { Bad_Opcode }, - { "movL", { Td, Rd } }, + { "movL", { Td, Rd }, 0 }, }, { /* MOD_0F2B_PREFIX_0 */ - {"movntps", { Mx, XM } }, + {"movntps", { Mx, XM }, PREFIX_MANDATORY }, }, { /* MOD_0F2B_PREFIX_1 */ - {"movntss", { Md, XM } }, + {"movntss", { Md, XM }, PREFIX_MANDATORY }, }, { /* MOD_0F2B_PREFIX_2 */ - {"movntpd", { Mx, XM } }, + {"movntpd", { Mx, XM }, PREFIX_MANDATORY }, }, { /* MOD_0F2B_PREFIX_3 */ - {"movntsd", { Mq, XM } }, + {"movntsd", { Mq, XM }, PREFIX_MANDATORY }, }, { /* MOD_0F51 */ { Bad_Opcode }, - { "movmskpX", { Gdq, XS } }, + { "movmskpX", { Gdq, XS }, PREFIX_MANDATORY }, }, { /* MOD_0F71_REG_2 */ { Bad_Opcode }, - { "psrlw", { MS, Ib } }, + { "psrlw", { MS, Ib }, 0 }, }, { /* MOD_0F71_REG_4 */ { Bad_Opcode }, - { "psraw", { MS, Ib } }, + { "psraw", { MS, Ib }, 0 }, }, { /* MOD_0F71_REG_6 */ { Bad_Opcode }, - { "psllw", { MS, Ib } }, + { "psllw", { MS, Ib }, 0 }, }, { /* MOD_0F72_REG_2 */ { Bad_Opcode }, - { "psrld", { MS, Ib } }, + { "psrld", { MS, Ib }, 0 }, }, { /* MOD_0F72_REG_4 */ { Bad_Opcode }, - { "psrad", { MS, Ib } }, + { "psrad", { MS, Ib }, 0 }, }, { /* MOD_0F72_REG_6 */ { Bad_Opcode }, - { "pslld", { MS, Ib } }, + { "pslld", { MS, Ib }, 0 }, }, { /* MOD_0F73_REG_2 */ { Bad_Opcode }, - { "psrlq", { MS, Ib } }, + { "psrlq", { MS, Ib }, 0 }, }, { /* MOD_0F73_REG_3 */ @@ -11731,7 +11728,7 @@ static const struct dis386 mod_table[][2] = { { /* MOD_0F73_REG_6 */ { Bad_Opcode }, - { "psllq", { MS, Ib } }, + { "psllq", { MS, Ib }, 0 }, }, { /* MOD_0F73_REG_7 */ @@ -11740,31 +11737,31 @@ static const struct dis386 mod_table[][2] = { }, { /* MOD_0FAE_REG_0 */ - { "fxsave", { FXSAVE } }, + { "fxsave", { FXSAVE }, 0 }, { PREFIX_TABLE (PREFIX_0FAE_REG_0) }, }, { /* MOD_0FAE_REG_1 */ - { "fxrstor", { FXSAVE } }, + { "fxrstor", { FXSAVE }, 0 }, { PREFIX_TABLE (PREFIX_0FAE_REG_1) }, }, { /* MOD_0FAE_REG_2 */ - { "ldmxcsr", { Md } }, + { "ldmxcsr", { Md }, 0 }, { PREFIX_TABLE (PREFIX_0FAE_REG_2) }, }, { /* MOD_0FAE_REG_3 */ - { "stmxcsr", { Md } }, + { "stmxcsr", { Md }, 0 }, { PREFIX_TABLE (PREFIX_0FAE_REG_3) }, }, { /* MOD_0FAE_REG_4 */ - { "xsave", { FXSAVE } }, + { "xsave", { FXSAVE }, 0 }, }, { /* MOD_0FAE_REG_5 */ - { "xrstor", { FXSAVE } }, + { "xrstor", { FXSAVE }, 0 }, { RM_TABLE (RM_0FAE_REG_5) }, }, { @@ -11779,68 +11776,68 @@ static const struct dis386 mod_table[][2] = { }, { /* MOD_0FB2 */ - { "lssS", { Gv, Mp } }, + { "lssS", { Gv, Mp }, 0 }, }, { /* MOD_0FB4 */ - { "lfsS", { Gv, Mp } }, + { "lfsS", { Gv, Mp }, 0 }, }, { /* MOD_0FB5 */ - { "lgsS", { Gv, Mp } }, + { "lgsS", { Gv, Mp }, 0 }, }, { /* MOD_0FC7_REG_3 */ - { "xrstors", { FXSAVE } }, + { "xrstors", { FXSAVE }, 0 }, }, { /* MOD_0FC7_REG_4 */ - { "xsavec", { FXSAVE } }, + { "xsavec", { FXSAVE }, 0 }, }, { /* MOD_0FC7_REG_5 */ - { "xsaves", { FXSAVE } }, + { "xsaves", { FXSAVE }, 0 }, }, { /* MOD_0FC7_REG_6 */ { PREFIX_TABLE (PREFIX_0FC7_REG_6) }, - { "rdrand", { Ev } }, + { "rdrand", { Ev }, 0 }, }, { /* MOD_0FC7_REG_7 */ - { "vmptrst", { Mq } }, - { "rdseed", { Ev } }, + { "vmptrst", { Mq }, 0 }, + { "rdseed", { Ev }, 0 }, }, { /* MOD_0FD7 */ { Bad_Opcode }, - { "pmovmskb", { Gdq, MS } }, + { "pmovmskb", { Gdq, MS }, 0 }, }, { /* MOD_0FE7_PREFIX_2 */ - { "movntdq", { Mx, XM } }, + { "movntdq", { Mx, XM }, 0 }, }, { /* MOD_0FF0_PREFIX_3 */ - { "lddqu", { XM, M } }, + { "lddqu", { XM, M }, 0 }, }, { /* MOD_0F382A_PREFIX_2 */ - { "movntdqa", { XM, Mx } }, + { "movntdqa", { XM, Mx }, 0 }, }, { /* MOD_62_32BIT */ - { "bound{S|}", { Gv, Ma } }, + { "bound{S|}", { Gv, Ma }, 0 }, { EVEX_TABLE (EVEX_0F) }, }, { /* MOD_C4_32BIT */ - { "lesS", { Gv, Mp } }, + { "lesS", { Gv, Mp }, 0 }, { VEX_C4_TABLE (VEX_0F) }, }, { /* MOD_C5_32BIT */ - { "ldsS", { Gv, Mp } }, + { "ldsS", { Gv, Mp }, 0 }, { VEX_C5_TABLE (VEX_0F) }, }, { @@ -11971,11 +11968,11 @@ static const struct dis386 mod_table[][2] = { }, { /* MOD_VEX_0F388C_PREFIX_2 */ - { "vpmaskmov%LW", { XM, Vex, Mx } }, + { "vpmaskmov%LW", { XM, Vex, Mx }, 0 }, }, { /* MOD_VEX_0F388E_PREFIX_2 */ - { "vpmaskmov%LW", { Mx, Vex, XM } }, + { "vpmaskmov%LW", { Mx, Vex, XM }, 0 }, }, #define NEED_MOD_TABLE #include "i386-dis-evex.h" @@ -11985,68 +11982,68 @@ static const struct dis386 mod_table[][2] = { static const struct dis386 rm_table[][8] = { { /* RM_C6_REG_7 */ - { "xabort", { Skip_MODRM, Ib } }, + { "xabort", { Skip_MODRM, Ib }, 0 }, }, { /* RM_C7_REG_7 */ - { "xbeginT", { Skip_MODRM, Jv } }, + { "xbeginT", { Skip_MODRM, Jv }, 0 }, }, { /* RM_0F01_REG_0 */ { Bad_Opcode }, - { "vmcall", { Skip_MODRM } }, - { "vmlaunch", { Skip_MODRM } }, - { "vmresume", { Skip_MODRM } }, - { "vmxoff", { Skip_MODRM } }, + { "vmcall", { Skip_MODRM }, 0 }, + { "vmlaunch", { Skip_MODRM }, 0 }, + { "vmresume", { Skip_MODRM }, 0 }, + { "vmxoff", { Skip_MODRM }, 0 }, }, { /* RM_0F01_REG_1 */ - { "monitor", { { OP_Monitor, 0 } } }, - { "mwait", { { OP_Mwait, 0 } } }, - { "clac", { Skip_MODRM } }, - { "stac", { Skip_MODRM } }, + { "monitor", { { OP_Monitor, 0 } }, 0 }, + { "mwait", { { OP_Mwait, 0 } }, 0 }, + { "clac", { Skip_MODRM }, 0 }, + { "stac", { Skip_MODRM }, 0 }, { Bad_Opcode }, { Bad_Opcode }, { Bad_Opcode }, - { "encls", { Skip_MODRM } }, + { "encls", { Skip_MODRM }, 0 }, }, { /* RM_0F01_REG_2 */ - { "xgetbv", { Skip_MODRM } }, - { "xsetbv", { Skip_MODRM } }, + { "xgetbv", { Skip_MODRM }, 0 }, + { "xsetbv", { Skip_MODRM }, 0 }, { Bad_Opcode }, { Bad_Opcode }, - { "vmfunc", { Skip_MODRM } }, - { "xend", { Skip_MODRM } }, - { "xtest", { Skip_MODRM } }, - { "enclu", { Skip_MODRM } }, + { "vmfunc", { Skip_MODRM }, 0 }, + { "xend", { Skip_MODRM }, 0 }, + { "xtest", { Skip_MODRM }, 0 }, + { "enclu", { Skip_MODRM }, 0 }, }, { /* RM_0F01_REG_3 */ - { "vmrun", { Skip_MODRM } }, - { "vmmcall", { Skip_MODRM } }, - { "vmload", { Skip_MODRM } }, - { "vmsave", { Skip_MODRM } }, - { "stgi", { Skip_MODRM } }, - { "clgi", { Skip_MODRM } }, - { "skinit", { Skip_MODRM } }, - { "invlpga", { Skip_MODRM } }, + { "vmrun", { Skip_MODRM }, 0 }, + { "vmmcall", { Skip_MODRM }, 0 }, + { "vmload", { Skip_MODRM }, 0 }, + { "vmsave", { Skip_MODRM }, 0 }, + { "stgi", { Skip_MODRM }, 0 }, + { "clgi", { Skip_MODRM }, 0 }, + { "skinit", { Skip_MODRM }, 0 }, + { "invlpga", { Skip_MODRM }, 0 }, }, { /* RM_0F01_REG_7 */ - { "swapgs", { Skip_MODRM } }, - { "rdtscp", { Skip_MODRM } }, + { "swapgs", { Skip_MODRM }, 0 }, + { "rdtscp", { Skip_MODRM }, 0 }, { Bad_Opcode }, { Bad_Opcode }, - { "clzero", { Skip_MODRM } }, + { "clzero", { Skip_MODRM }, 0 }, }, { /* RM_0FAE_REG_5 */ - { "lfence", { Skip_MODRM } }, + { "lfence", { Skip_MODRM }, 0 }, }, { /* RM_0FAE_REG_6 */ - { "mfence", { Skip_MODRM } }, + { "mfence", { Skip_MODRM }, 0 }, }, { /* RM_0FAE_REG_7 */ @@ -12360,7 +12357,7 @@ with the -M switch (multiple options should be separated by commas):\n")); } /* Bad opcode. */ -static const struct dis386 bad_opcode = { "(bad)", { XX } }; +static const struct dis386 bad_opcode = { "(bad)", { XX }, 0 }; /* Get a pointer to struct dis386 with a valid name. */ @@ -13034,7 +13031,7 @@ print_insn (bfd_vma pc, disassemble_info *info) threebyte = *++codep; dp = &dis386_twobyte[threebyte]; need_modrm = twobyte_has_modrm[*codep]; - mandatory_prefix = twobyte_has_mandatory_prefix[*codep]; + mandatory_prefix = dp->prefix_requirement; codep++; } else @@ -13141,6 +13138,7 @@ print_insn (bfd_vma pc, disassemble_info *info) used by putop and MMX/SSE operand and may be overriden by the PREFIX_REPZ/PREFIX_REPNZ fix, we check the PREFIX_DATA prefix separately. */ + /* TODO we should check which prefix is mandatory. */ if (mandatory_prefix && dp != &bad_opcode && (((prefixes @@ -13371,32 +13369,32 @@ static const unsigned char float_mem_mode[] = { #define ST { OP_ST, 0 } #define STi { OP_STi, 0 } -#define FGRPd9_2 NULL, { { NULL, 0 } } -#define FGRPd9_4 NULL, { { NULL, 1 } } -#define FGRPd9_5 NULL, { { NULL, 2 } } -#define FGRPd9_6 NULL, { { NULL, 3 } } -#define FGRPd9_7 NULL, { { NULL, 4 } } -#define FGRPda_5 NULL, { { NULL, 5 } } -#define FGRPdb_4 NULL, { { NULL, 6 } } -#define FGRPde_3 NULL, { { NULL, 7 } } -#define FGRPdf_4 NULL, { { NULL, 8 } } +#define FGRPd9_2 NULL, { { NULL, 0 } }, 0 +#define FGRPd9_4 NULL, { { NULL, 1 } }, 0 +#define FGRPd9_5 NULL, { { NULL, 2 } }, 0 +#define FGRPd9_6 NULL, { { NULL, 3 } }, 0 +#define FGRPd9_7 NULL, { { NULL, 4 } }, 0 +#define FGRPda_5 NULL, { { NULL, 5 } }, 0 +#define FGRPdb_4 NULL, { { NULL, 6 } }, 0 +#define FGRPde_3 NULL, { { NULL, 7 } }, 0 +#define FGRPdf_4 NULL, { { NULL, 8 } }, 0 static const struct dis386 float_reg[][8] = { /* d8 */ { - { "fadd", { ST, STi } }, - { "fmul", { ST, STi } }, - { "fcom", { STi } }, - { "fcomp", { STi } }, - { "fsub", { ST, STi } }, - { "fsubr", { ST, STi } }, - { "fdiv", { ST, STi } }, - { "fdivr", { ST, STi } }, + { "fadd", { ST, STi }, 0 }, + { "fmul", { ST, STi }, 0 }, + { "fcom", { STi }, 0 }, + { "fcomp", { STi }, 0 }, + { "fsub", { ST, STi }, 0 }, + { "fsubr", { ST, STi }, 0 }, + { "fdiv", { ST, STi }, 0 }, + { "fdivr", { ST, STi }, 0 }, }, /* d9 */ { - { "fld", { STi } }, - { "fxch", { STi } }, + { "fld", { STi }, 0 }, + { "fxch", { STi }, 0 }, { FGRPd9_2 }, { Bad_Opcode }, { FGRPd9_4 }, @@ -13406,10 +13404,10 @@ static const struct dis386 float_reg[][8] = { }, /* da */ { - { "fcmovb", { ST, STi } }, - { "fcmove", { ST, STi } }, - { "fcmovbe",{ ST, STi } }, - { "fcmovu", { ST, STi } }, + { "fcmovb", { ST, STi }, 0 }, + { "fcmove", { ST, STi }, 0 }, + { "fcmovbe",{ ST, STi }, 0 }, + { "fcmovu", { ST, STi }, 0 }, { Bad_Opcode }, { FGRPda_5 }, { Bad_Opcode }, @@ -13417,57 +13415,57 @@ static const struct dis386 float_reg[][8] = { }, /* db */ { - { "fcmovnb",{ ST, STi } }, - { "fcmovne",{ ST, STi } }, - { "fcmovnbe",{ ST, STi } }, - { "fcmovnu",{ ST, STi } }, + { "fcmovnb",{ ST, STi }, 0 }, + { "fcmovne",{ ST, STi }, 0 }, + { "fcmovnbe",{ ST, STi }, 0 }, + { "fcmovnu",{ ST, STi }, 0 }, { FGRPdb_4 }, - { "fucomi", { ST, STi } }, - { "fcomi", { ST, STi } }, + { "fucomi", { ST, STi }, 0 }, + { "fcomi", { ST, STi }, 0 }, { Bad_Opcode }, }, /* dc */ { - { "fadd", { STi, ST } }, - { "fmul", { STi, ST } }, + { "fadd", { STi, ST }, 0 }, + { "fmul", { STi, ST }, 0 }, { Bad_Opcode }, { Bad_Opcode }, - { "fsub!M", { STi, ST } }, - { "fsubM", { STi, ST } }, - { "fdiv!M", { STi, ST } }, - { "fdivM", { STi, ST } }, + { "fsub!M", { STi, ST }, 0 }, + { "fsubM", { STi, ST }, 0 }, + { "fdiv!M", { STi, ST }, 0 }, + { "fdivM", { STi, ST }, 0 }, }, /* dd */ { - { "ffree", { STi } }, + { "ffree", { STi }, 0 }, { Bad_Opcode }, - { "fst", { STi } }, - { "fstp", { STi } }, - { "fucom", { STi } }, - { "fucomp", { STi } }, + { "fst", { STi }, 0 }, + { "fstp", { STi }, 0 }, + { "fucom", { STi }, 0 }, + { "fucomp", { STi }, 0 }, { Bad_Opcode }, { Bad_Opcode }, }, /* de */ { - { "faddp", { STi, ST } }, - { "fmulp", { STi, ST } }, + { "faddp", { STi, ST }, 0 }, + { "fmulp", { STi, ST }, 0 }, { Bad_Opcode }, { FGRPde_3 }, - { "fsub!Mp", { STi, ST } }, - { "fsubMp", { STi, ST } }, - { "fdiv!Mp", { STi, ST } }, - { "fdivMp", { STi, ST } }, + { "fsub!Mp", { STi, ST }, 0 }, + { "fsubMp", { STi, ST }, 0 }, + { "fdiv!Mp", { STi, ST }, 0 }, + { "fdivMp", { STi, ST }, 0 }, }, /* df */ { - { "ffreep", { STi } }, + { "ffreep", { STi }, 0 }, { Bad_Opcode }, { Bad_Opcode }, { Bad_Opcode }, { FGRPdf_4 }, - { "fucomip", { ST, STi } }, - { "fcomip", { ST, STi } }, + { "fucomip", { ST, STi }, 0 }, + { "fcomip", { ST, STi }, 0 }, { Bad_Opcode }, }, }; |