1 2 3 4 5 6 7 8
// vfadd.vv vd, vs2, vs1 VI_VFP_VV_LOOP ({ vd = f32_add(vs1, vs2); }, { vd = f64_add(vs1, vs2); })