1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
|
; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py UTC_ARGS: --version 6
; RUN: llc < %s -mtriple=s390x-linux-gnu | FileCheck %s
; RUN: llc < %s -mtriple=s390x-linux-gnu -mcpu=z16 | FileCheck %s --check-prefix=VECTOR
;
; Test loading-and-store fp16 vectors.
define void @fun0(ptr %Src, ptr %Dst) {
; CHECK-LABEL: fun0:
; CHECK: # %bb.0:
; CHECK-NEXT: lgh %r0, 0(%r2)
; CHECK-NEXT: lgh %r1, 2(%r2)
; CHECK-NEXT: sllg %r0, %r0, 48
; CHECK-NEXT: ldgr %f0, %r0
; CHECK-NEXT: lgh %r0, 4(%r2)
; CHECK-NEXT: sllg %r1, %r1, 48
; CHECK-NEXT: ldgr %f1, %r1
; CHECK-NEXT: lgh %r1, 6(%r2)
; CHECK-NEXT: sllg %r0, %r0, 48
; CHECK-NEXT: ldgr %f2, %r0
; CHECK-NEXT: lgh %r0, 8(%r2)
; CHECK-NEXT: sllg %r1, %r1, 48
; CHECK-NEXT: ldgr %f3, %r1
; CHECK-NEXT: lgh %r1, 10(%r2)
; CHECK-NEXT: sllg %r0, %r0, 48
; CHECK-NEXT: ldgr %f4, %r0
; CHECK-NEXT: lgh %r0, 12(%r2)
; CHECK-NEXT: sllg %r1, %r1, 48
; CHECK-NEXT: lgh %r2, 14(%r2)
; CHECK-NEXT: ldgr %f5, %r1
; CHECK-NEXT: sllg %r0, %r0, 48
; CHECK-NEXT: ldgr %f6, %r0
; CHECK-NEXT: sllg %r0, %r2, 48
; CHECK-NEXT: ldgr %f7, %r0
; CHECK-NEXT: lgdr %r0, %f7
; CHECK-NEXT: srlg %r0, %r0, 48
; CHECK-NEXT: sth %r0, 14(%r3)
; CHECK-NEXT: lgdr %r0, %f6
; CHECK-NEXT: srlg %r0, %r0, 48
; CHECK-NEXT: sth %r0, 12(%r3)
; CHECK-NEXT: lgdr %r0, %f5
; CHECK-NEXT: srlg %r0, %r0, 48
; CHECK-NEXT: sth %r0, 10(%r3)
; CHECK-NEXT: lgdr %r0, %f4
; CHECK-NEXT: srlg %r0, %r0, 48
; CHECK-NEXT: sth %r0, 8(%r3)
; CHECK-NEXT: lgdr %r0, %f3
; CHECK-NEXT: srlg %r0, %r0, 48
; CHECK-NEXT: sth %r0, 6(%r3)
; CHECK-NEXT: lgdr %r0, %f2
; CHECK-NEXT: srlg %r0, %r0, 48
; CHECK-NEXT: sth %r0, 4(%r3)
; CHECK-NEXT: lgdr %r0, %f1
; CHECK-NEXT: srlg %r0, %r0, 48
; CHECK-NEXT: sth %r0, 2(%r3)
; CHECK-NEXT: lgdr %r0, %f0
; CHECK-NEXT: srlg %r0, %r0, 48
; CHECK-NEXT: sth %r0, 0(%r3)
; CHECK-NEXT: br %r14
;
; VECTOR-LABEL: fun0:
; VECTOR: # %bb.0:
; VECTOR-NEXT: vl %v0, 0(%r2), 3
; VECTOR-NEXT: vst %v0, 0(%r3), 3
; VECTOR-NEXT: br %r14
%L = load <8 x half>, ptr %Src
store <8 x half> %L, ptr %Dst
ret void
}
define void @fun1(ptr %Src, ptr %Dst) {
; CHECK-LABEL: fun1:
; CHECK: # %bb.0:
; CHECK-NEXT: lgh %r0, 4(%r2)
; CHECK-NEXT: lgh %r1, 6(%r2)
; CHECK-NEXT: l %r2, 0(%r2)
; CHECK-NEXT: sllg %r0, %r0, 48
; CHECK-NEXT: ldgr %f0, %r0
; CHECK-NEXT: sllg %r0, %r1, 48
; CHECK-NEXT: ldgr %f1, %r0
; CHECK-NEXT: st %r2, 0(%r3)
; CHECK-NEXT: lgdr %r0, %f1
; CHECK-NEXT: srlg %r0, %r0, 48
; CHECK-NEXT: sth %r0, 6(%r3)
; CHECK-NEXT: lgdr %r0, %f0
; CHECK-NEXT: srlg %r0, %r0, 48
; CHECK-NEXT: sth %r0, 4(%r3)
; CHECK-NEXT: br %r14
;
; VECTOR-LABEL: fun1:
; VECTOR: # %bb.0:
; VECTOR-NEXT: l %r0, 0(%r2)
; VECTOR-NEXT: vlreph %v0, 4(%r2)
; VECTOR-NEXT: vlreph %v1, 6(%r2)
; VECTOR-NEXT: vsteh %v1, 6(%r3), 0
; VECTOR-NEXT: vsteh %v0, 4(%r3), 0
; VECTOR-NEXT: st %r0, 0(%r3)
; VECTOR-NEXT: br %r14
%L = load <4 x half>, ptr %Src
store <4 x half> %L, ptr %Dst
ret void
}
define void @fun2(ptr %Src, ptr %Dst) {
; CHECK-LABEL: fun2:
; CHECK: # %bb.0:
; CHECK-NEXT: lg %r0, 24(%r2)
; CHECK-NEXT: lg %r1, 16(%r2)
; CHECK-NEXT: lg %r4, 8(%r2)
; CHECK-NEXT: lg %r2, 0(%r2)
; CHECK-NEXT: stg %r0, 24(%r3)
; CHECK-NEXT: stg %r1, 16(%r3)
; CHECK-NEXT: stg %r4, 8(%r3)
; CHECK-NEXT: stg %r2, 0(%r3)
; CHECK-NEXT: br %r14
;
; VECTOR-LABEL: fun2:
; VECTOR: # %bb.0:
; VECTOR-NEXT: vl %v0, 16(%r2), 4
; VECTOR-NEXT: vl %v1, 0(%r2), 4
; VECTOR-NEXT: vst %v1, 0(%r3), 4
; VECTOR-NEXT: vst %v0, 16(%r3), 4
; VECTOR-NEXT: br %r14
%L = load <16 x half>, ptr %Src
store <16 x half> %L, ptr %Dst
ret void
}
|
