1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
279
280
281
282
283
284
285
286
287
288
289
290
291
292
293
294
295
296
297
298
299
300
301
302
303
304
305
306
307
308
309
310
311
312
313
314
315
316
317
318
319
320
321
322
323
324
325
326
327
328
329
330
331
332
333
334
335
336
337
338
339
340
341
342
343
344
345
346
347
348
349
350
351
352
353
354
355
356
357
358
359
360
361
362
363
364
365
366
367
368
369
370
371
372
373
374
375
376
377
378
379
380
381
382
383
384
385
386
387
388
389
390
391
392
393
394
395
396
397
398
399
400
401
402
403
404
405
406
407
408
409
410
411
412
413
414
415
416
417
418
419
420
421
422
423
424
425
426
427
428
429
430
431
432
433
434
435
436
437
438
439
440
441
442
443
444
445
446
447
448
449
450
451
452
453
454
455
456
457
458
459
460
461
462
463
464
465
466
467
468
469
470
471
472
473
474
475
476
|
#include <signal.h>
#include "v850_sim.h"
#include "simops.h"
void
OP_280 ()
{
}
void
OP_220 ()
{
}
void
OP_10760 ()
{
}
void
OP_C7C0 ()
{
}
void
OP_760 ()
{
}
void
OP_580 ()
{
}
void
OP_700 ()
{
}
void
OP_581 ()
{
}
void
OP_40 ()
{
}
void
OP_582 ()
{
}
void
OP_583 ()
{
}
void
OP_584 ()
{
}
void
OP_585 ()
{
}
void
OP_586 ()
{
}
void
OP_587 ()
{
}
void
OP_588 ()
{
}
void
OP_589 ()
{
}
void
OP_58A ()
{
}
void
OP_58B ()
{
}
void
OP_58C ()
{
}
void
OP_400 ()
{
}
void
OP_2E0 ()
{
}
void
OP_160 ()
{
}
void
OP_58D ()
{
}
void
OP_58E ()
{
}
void
OP_58F ()
{
}
void
OP_660 ()
{
}
void
OP_E0 ()
{
}
void
OP_16087E0 ()
{
}
void
OP_16007E0 ()
{
}
/* add reg, reg
XXX condition codes. */
void
OP_1C0 ()
{
State.regs[OP[1]] += State.regs[OP[0]];
}
/* add sign_extend(imm5), reg
XXX condition codes. */
void
OP_240 ()
{
int value = OP[0];
value = (value << 27) >> 27;
State.regs[OP[1]] += value;
}
/* addi sign_extend(imm16), reg, reg
XXX condition codes. */
void
OP_600 ()
{
int value = OP[0];
value = (value << 16) >> 16;
State.regs[OP[2]] = State.regs[OP[1]] + value;
}
/* sub reg1, reg2
XXX condition codes */
void
OP_1A0 ()
{
State.regs[OP[1]] -= State.regs[OP[0]];
}
/* subr reg1, reg2
XXX condition codes */
void
OP_180 ()
{
State.regs[OP[1]] = State.regs[OP[0]] - State.regs[OP[1]];
}
void
OP_8007E0 ()
{
}
void
OP_C007E0 ()
{
}
void
OP_12007E0 ()
{
}
void
OP_4007E0 ()
{
}
void
OP_10720 ()
{
}
void
OP_780 ()
{
}
void
OP_720 ()
{
}
void
OP_60 ()
{
}
void
OP_2A0 ()
{
}
void
OP_87C0 ()
{
}
void
OP_300 ()
{
}
/* mov reg, reg */
void
OP_0 ()
{
State.regs[OP[1]] = State.regs[OP[0]];
}
/* mov sign_extend(imm5), reg */
void
OP_200 ()
{
int value = OP[0];
value = (value << 27) >> 27;
State.regs[OP[1]] = value;
}
/* movea sign_extend(imm16), reg, reg */
void
OP_620 ()
{
int value = OP[0];
value = (value << 16) >> 16;
State.regs[OP[2]] = State.regs[OP[1]] + value;
}
/* movhi imm16, reg, reg */
void
OP_640 ()
{
int value = OP[0];
value = (value & 0xffff) << 16;
State.regs[OP[2]] = State.regs[OP[1]] + value;
}
void
OP_7C0 ()
{
}
void
OP_1687E0 ()
{
}
void
OP_1E0 ()
{
}
void
OP_A0 ()
{
}
void
OP_260 ()
{
}
void
OP_6E0 ()
{
}
void
OP_740 ()
{
}
void
OP_80 ()
{
}
void
OP_14007E0 ()
{
}
/* not reg1, reg2
XXX condition codes */
void
OP_20 ()
{
State.regs[OP[1]] = ~State.regs[OP[0]];
}
void
OP_A007E0 ()
{
}
void
OP_500 ()
{
}
void
OP_2C0 ()
{
}
void
OP_10007E0 ()
{
}
void
OP_47C0 ()
{
}
void
OP_2007E0 ()
{
}
void
OP_7E0 ()
{
}
/* or reg, reg
XXX condition codes. */
void
OP_100 ()
{
State.regs[OP[1]] |= State.regs[OP[0]];
}
/* ori zero_extend(imm16), reg, reg
XXX condition codes */
void
OP_680 ()
{
int value = OP[0];
value &= 0xffff;
State.regs[OP[2]] = State.regs[OP[1]] | value;
}
/* and reg, reg
XXX condition codes. */
void
OP_140 ()
{
State.regs[OP[1]] &= State.regs[OP[0]];
}
/* andi zero_extend(imm16), reg, reg
XXX condition codes. */
void
OP_6C0 ()
{
int value = OP[0];
value &= 0xffff;
State.regs[OP[2]] = State.regs[OP[1]] & value;
}
/* xor reg, reg
XXX condition codes. */
void
OP_120 ()
{
State.regs[OP[1]] ^= State.regs[OP[0]];
}
/* xori zero_extend(imm16), reg, reg
XXX condition codes. */
void
OP_6A0 ()
{
int value = OP[0];
value &= 0xffff;
State.regs[OP[2]] = State.regs[OP[1]] ^ value;
}
void
OP_C0 ()
{
}
void
OP_480 ()
{
}
void
OP_380 ()
{
}
void
OP_501 ()
{
}
|
