1 2 3 4 5 6 7
// vmv.v.i vd, simm5 require_vector; VI_CHECK_SSS(false); VI_VVXI_MERGE_LOOP ({ vd = simm5; })