1 2 3 4 5 6 7 8 9 10 11
// vfredmin vd, vs2, vs1 VI_VFP_VV_LOOP_REDUCTION ({ vd_0 = f16_min(vd_0, vs2); }, { vd_0 = f32_min(vd_0, vs2); }, { vd_0 = f64_min(vd_0, vs2); })