1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
169
170
171
172
173
174
175
176
177
178
179
180
181
182
183
184
185
186
187
188
189
190
191
192
193
194
195
196
197
198
199
200
201
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
218
219
220
221
222
223
224
225
226
227
228
229
230
231
232
233
234
235
236
237
238
239
240
241
242
243
244
245
246
247
248
249
250
251
252
253
254
255
256
257
258
259
260
261
262
263
264
265
266
267
268
269
270
271
272
273
274
275
276
277
278
279
280
281
282
283
284
285
286
287
288
289
290
291
292
293
294
295
296
297
298
299
300
301
302
303
304
305
306
307
308
309
310
311
312
313
314
315
316
317
318
319
320
321
322
323
324
325
326
327
328
329
330
331
332
333
334
335
336
337
338
339
340
341
342
343
344
345
346
347
348
349
350
351
352
353
354
355
356
357
358
359
360
361
362
363
364
365
366
367
368
369
370
371
372
373
374
375
376
377
378
379
380
381
382
383
384
385
386
387
388
389
390
391
392
393
394
395
396
397
398
399
400
401
402
403
404
405
406
407
408
409
410
411
412
413
414
415
416
417
418
419
420
421
422
423
424
425
426
427
428
429
430
431
432
433
434
435
436
437
438
439
440
441
442
443
444
445
446
447
448
449
450
451
452
453
454
455
456
457
458
459
460
461
462
463
464
465
466
467
468
469
470
471
472
473
474
475
476
477
478
479
480
481
482
483
484
485
486
487
488
489
490
491
492
493
494
495
496
497
498
499
500
501
502
503
504
505
506
507
508
509
510
511
512
513
514
515
516
517
518
519
520
521
522
523
524
525
526
527
528
529
530
531
532
533
534
535
536
537
538
539
540
541
542
543
544
545
546
547
548
549
550
551
552
553
554
555
556
557
558
559
560
561
562
563
564
565
566
567
568
569
570
571
572
573
574
575
576
577
578
579
580
581
582
583
584
585
586
587
588
589
590
591
592
593
594
595
596
597
598
599
600
601
602
603
604
605
606
607
608
609
610
611
612
613
614
615
616
617
618
619
620
621
622
623
624
625
626
627
628
629
630
631
632
633
634
635
636
637
638
639
640
641
642
643
644
645
646
647
648
649
650
651
652
653
|
; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
; RUN: llc < %s -mtriple=i686-unknown-unknown -mattr=+sse2 | FileCheck %s --check-prefixes=X86,X86-SSE
; RUN: llc < %s -mtriple=i686-unknown-unknown -mattr=+avx | FileCheck %s --check-prefixes=X86,X86-AVX,X86-AVX1
; RUN: llc < %s -mtriple=i686-unknown-unknown -mattr=+avx2 | FileCheck %s --check-prefixes=X86,X86-AVX,X86-AVX2
; RUN: llc < %s -mtriple=i686-unknown-unknown -mattr=+avx512vl | FileCheck %s --check-prefixes=X86,X86-AVX512,X86-AVX512VL
; RUN: llc < %s -mtriple=i686-unknown-unknown -mattr=+avx512fp16,+avx512vl | FileCheck %s --check-prefixes=X86,X86-AVX512,X86-AVX512FP16
; RUN: llc < %s -mtriple=i686-unknown-unknown -mattr=+avx512dq,+avx512vl | FileCheck %s --check-prefixes=X86,X86-AVX512,X86-AVX512VLDQ
; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mattr=+sse2 | FileCheck %s --check-prefixes=X64,X64-SSE
; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mattr=+avx | FileCheck %s --check-prefixes=X64,X64-AVX,X64-AVX1
; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mattr=+avx2 | FileCheck %s --check-prefixes=X64,X64-AVX,X64-AVX2
; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mattr=+avx512vl | FileCheck %s --check-prefixes=X64,X64-AVX512,X64-AVX512VL
; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mattr=+avx512fp16,+avx512vl | FileCheck %s --check-prefixes=X64,X64-AVX512,X64-AVX512FP16
; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mattr=+avx512dq,+avx512vl | FileCheck %s --check-prefixes=X64,X64-AVX512,X64-AVX512VLDQ
;
; 128-bit Vectors
;
define <2 x double> @fneg_v2f64(<2 x double> %p) nounwind {
; X86-SSE-LABEL: fneg_v2f64:
; X86-SSE: # %bb.0:
; X86-SSE-NEXT: xorps {{\.?LCPI[0-9]+_[0-9]+}}, %xmm0
; X86-SSE-NEXT: retl
;
; X86-AVX-LABEL: fneg_v2f64:
; X86-AVX: # %bb.0:
; X86-AVX-NEXT: vxorps {{\.?LCPI[0-9]+_[0-9]+}}, %xmm0, %xmm0
; X86-AVX-NEXT: retl
;
; X86-AVX512VL-LABEL: fneg_v2f64:
; X86-AVX512VL: # %bb.0:
; X86-AVX512VL-NEXT: vpxorq {{\.?LCPI[0-9]+_[0-9]+}}{1to2}, %xmm0, %xmm0
; X86-AVX512VL-NEXT: retl
;
; X86-AVX512FP16-LABEL: fneg_v2f64:
; X86-AVX512FP16: # %bb.0:
; X86-AVX512FP16-NEXT: vpxorq {{\.?LCPI[0-9]+_[0-9]+}}{1to2}, %xmm0, %xmm0
; X86-AVX512FP16-NEXT: retl
;
; X86-AVX512VLDQ-LABEL: fneg_v2f64:
; X86-AVX512VLDQ: # %bb.0:
; X86-AVX512VLDQ-NEXT: vxorpd {{\.?LCPI[0-9]+_[0-9]+}}{1to2}, %xmm0, %xmm0
; X86-AVX512VLDQ-NEXT: retl
;
; X64-SSE-LABEL: fneg_v2f64:
; X64-SSE: # %bb.0:
; X64-SSE-NEXT: xorps {{\.?LCPI[0-9]+_[0-9]+}}(%rip), %xmm0
; X64-SSE-NEXT: retq
;
; X64-AVX-LABEL: fneg_v2f64:
; X64-AVX: # %bb.0:
; X64-AVX-NEXT: vxorps {{\.?LCPI[0-9]+_[0-9]+}}(%rip), %xmm0, %xmm0
; X64-AVX-NEXT: retq
;
; X64-AVX512VL-LABEL: fneg_v2f64:
; X64-AVX512VL: # %bb.0:
; X64-AVX512VL-NEXT: vpxorq {{\.?LCPI[0-9]+_[0-9]+}}(%rip){1to2}, %xmm0, %xmm0
; X64-AVX512VL-NEXT: retq
;
; X64-AVX512FP16-LABEL: fneg_v2f64:
; X64-AVX512FP16: # %bb.0:
; X64-AVX512FP16-NEXT: vpxorq {{\.?LCPI[0-9]+_[0-9]+}}(%rip){1to2}, %xmm0, %xmm0
; X64-AVX512FP16-NEXT: retq
;
; X64-AVX512VLDQ-LABEL: fneg_v2f64:
; X64-AVX512VLDQ: # %bb.0:
; X64-AVX512VLDQ-NEXT: vxorpd {{\.?LCPI[0-9]+_[0-9]+}}(%rip){1to2}, %xmm0, %xmm0
; X64-AVX512VLDQ-NEXT: retq
%t = fsub <2 x double> <double -0.0, double -0.0>, %p
ret <2 x double> %t
}
define <4 x float> @fneg_v4f32(<4 x float> %p) nounwind {
; X86-SSE-LABEL: fneg_v4f32:
; X86-SSE: # %bb.0:
; X86-SSE-NEXT: xorps {{\.?LCPI[0-9]+_[0-9]+}}, %xmm0
; X86-SSE-NEXT: retl
;
; X86-AVX1-LABEL: fneg_v4f32:
; X86-AVX1: # %bb.0:
; X86-AVX1-NEXT: vxorps {{\.?LCPI[0-9]+_[0-9]+}}, %xmm0, %xmm0
; X86-AVX1-NEXT: retl
;
; X86-AVX2-LABEL: fneg_v4f32:
; X86-AVX2: # %bb.0:
; X86-AVX2-NEXT: vbroadcastss {{.*#+}} xmm1 = [-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0]
; X86-AVX2-NEXT: vxorps %xmm1, %xmm0, %xmm0
; X86-AVX2-NEXT: retl
;
; X86-AVX512VL-LABEL: fneg_v4f32:
; X86-AVX512VL: # %bb.0:
; X86-AVX512VL-NEXT: vpxord {{\.?LCPI[0-9]+_[0-9]+}}{1to4}, %xmm0, %xmm0
; X86-AVX512VL-NEXT: retl
;
; X86-AVX512FP16-LABEL: fneg_v4f32:
; X86-AVX512FP16: # %bb.0:
; X86-AVX512FP16-NEXT: vpxord {{\.?LCPI[0-9]+_[0-9]+}}{1to4}, %xmm0, %xmm0
; X86-AVX512FP16-NEXT: retl
;
; X86-AVX512VLDQ-LABEL: fneg_v4f32:
; X86-AVX512VLDQ: # %bb.0:
; X86-AVX512VLDQ-NEXT: vxorps {{\.?LCPI[0-9]+_[0-9]+}}{1to4}, %xmm0, %xmm0
; X86-AVX512VLDQ-NEXT: retl
;
; X64-SSE-LABEL: fneg_v4f32:
; X64-SSE: # %bb.0:
; X64-SSE-NEXT: xorps {{\.?LCPI[0-9]+_[0-9]+}}(%rip), %xmm0
; X64-SSE-NEXT: retq
;
; X64-AVX1-LABEL: fneg_v4f32:
; X64-AVX1: # %bb.0:
; X64-AVX1-NEXT: vxorps {{\.?LCPI[0-9]+_[0-9]+}}(%rip), %xmm0, %xmm0
; X64-AVX1-NEXT: retq
;
; X64-AVX2-LABEL: fneg_v4f32:
; X64-AVX2: # %bb.0:
; X64-AVX2-NEXT: vbroadcastss {{.*#+}} xmm1 = [-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0]
; X64-AVX2-NEXT: vxorps %xmm1, %xmm0, %xmm0
; X64-AVX2-NEXT: retq
;
; X64-AVX512VL-LABEL: fneg_v4f32:
; X64-AVX512VL: # %bb.0:
; X64-AVX512VL-NEXT: vpxord {{\.?LCPI[0-9]+_[0-9]+}}(%rip){1to4}, %xmm0, %xmm0
; X64-AVX512VL-NEXT: retq
;
; X64-AVX512FP16-LABEL: fneg_v4f32:
; X64-AVX512FP16: # %bb.0:
; X64-AVX512FP16-NEXT: vpxord {{\.?LCPI[0-9]+_[0-9]+}}(%rip){1to4}, %xmm0, %xmm0
; X64-AVX512FP16-NEXT: retq
;
; X64-AVX512VLDQ-LABEL: fneg_v4f32:
; X64-AVX512VLDQ: # %bb.0:
; X64-AVX512VLDQ-NEXT: vxorps {{\.?LCPI[0-9]+_[0-9]+}}(%rip){1to4}, %xmm0, %xmm0
; X64-AVX512VLDQ-NEXT: retq
%t = fsub <4 x float> <float -0.0, float -0.0, float -0.0, float -0.0>, %p
ret <4 x float> %t
}
define <8 x half> @fneg_v8f16(ptr %p) nounwind {
; X86-SSE-LABEL: fneg_v8f16:
; X86-SSE: # %bb.0:
; X86-SSE-NEXT: movl {{[0-9]+}}(%esp), %eax
; X86-SSE-NEXT: movaps (%eax), %xmm0
; X86-SSE-NEXT: xorps {{\.?LCPI[0-9]+_[0-9]+}}, %xmm0
; X86-SSE-NEXT: retl
;
; X86-AVX1-LABEL: fneg_v8f16:
; X86-AVX1: # %bb.0:
; X86-AVX1-NEXT: movl {{[0-9]+}}(%esp), %eax
; X86-AVX1-NEXT: vmovaps (%eax), %xmm0
; X86-AVX1-NEXT: vxorps {{\.?LCPI[0-9]+_[0-9]+}}, %xmm0, %xmm0
; X86-AVX1-NEXT: retl
;
; X86-AVX2-LABEL: fneg_v8f16:
; X86-AVX2: # %bb.0:
; X86-AVX2-NEXT: movl {{[0-9]+}}(%esp), %eax
; X86-AVX2-NEXT: vpbroadcastw {{.*#+}} xmm0 = [-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0]
; X86-AVX2-NEXT: vpxor (%eax), %xmm0, %xmm0
; X86-AVX2-NEXT: retl
;
; X86-AVX512-LABEL: fneg_v8f16:
; X86-AVX512: # %bb.0:
; X86-AVX512-NEXT: movl {{[0-9]+}}(%esp), %eax
; X86-AVX512-NEXT: vpbroadcastw {{.*#+}} xmm0 = [-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0]
; X86-AVX512-NEXT: vpxor (%eax), %xmm0, %xmm0
; X86-AVX512-NEXT: retl
;
; X64-SSE-LABEL: fneg_v8f16:
; X64-SSE: # %bb.0:
; X64-SSE-NEXT: movaps (%rdi), %xmm0
; X64-SSE-NEXT: xorps {{\.?LCPI[0-9]+_[0-9]+}}(%rip), %xmm0
; X64-SSE-NEXT: retq
;
; X64-AVX1-LABEL: fneg_v8f16:
; X64-AVX1: # %bb.0:
; X64-AVX1-NEXT: vmovaps (%rdi), %xmm0
; X64-AVX1-NEXT: vxorps {{\.?LCPI[0-9]+_[0-9]+}}(%rip), %xmm0, %xmm0
; X64-AVX1-NEXT: retq
;
; X64-AVX2-LABEL: fneg_v8f16:
; X64-AVX2: # %bb.0:
; X64-AVX2-NEXT: vpbroadcastw {{.*#+}} xmm0 = [-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0]
; X64-AVX2-NEXT: vpxor (%rdi), %xmm0, %xmm0
; X64-AVX2-NEXT: retq
;
; X64-AVX512-LABEL: fneg_v8f16:
; X64-AVX512: # %bb.0:
; X64-AVX512-NEXT: vpbroadcastw {{.*#+}} xmm0 = [-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0]
; X64-AVX512-NEXT: vpxor (%rdi), %xmm0, %xmm0
; X64-AVX512-NEXT: retq
%v = load <8 x half>, ptr %p, align 16
%nnv = fsub <8 x half> <half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0>, %v
ret <8 x half> %nnv
}
;
; 256-bit Vectors
;
define <4 x double> @fneg_v4f64(<4 x double> %p) nounwind {
; X86-SSE-LABEL: fneg_v4f64:
; X86-SSE: # %bb.0:
; X86-SSE-NEXT: movaps {{.*#+}} xmm2 = [-0.0E+0,-0.0E+0]
; X86-SSE-NEXT: xorps %xmm2, %xmm0
; X86-SSE-NEXT: xorps %xmm2, %xmm1
; X86-SSE-NEXT: retl
;
; X86-AVX1-LABEL: fneg_v4f64:
; X86-AVX1: # %bb.0:
; X86-AVX1-NEXT: vxorps {{\.?LCPI[0-9]+_[0-9]+}}, %ymm0, %ymm0
; X86-AVX1-NEXT: retl
;
; X86-AVX2-LABEL: fneg_v4f64:
; X86-AVX2: # %bb.0:
; X86-AVX2-NEXT: vbroadcastsd {{.*#+}} ymm1 = [-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0]
; X86-AVX2-NEXT: vxorps %ymm1, %ymm0, %ymm0
; X86-AVX2-NEXT: retl
;
; X86-AVX512VL-LABEL: fneg_v4f64:
; X86-AVX512VL: # %bb.0:
; X86-AVX512VL-NEXT: vpxorq {{\.?LCPI[0-9]+_[0-9]+}}{1to4}, %ymm0, %ymm0
; X86-AVX512VL-NEXT: retl
;
; X86-AVX512FP16-LABEL: fneg_v4f64:
; X86-AVX512FP16: # %bb.0:
; X86-AVX512FP16-NEXT: vpxorq {{\.?LCPI[0-9]+_[0-9]+}}{1to4}, %ymm0, %ymm0
; X86-AVX512FP16-NEXT: retl
;
; X86-AVX512VLDQ-LABEL: fneg_v4f64:
; X86-AVX512VLDQ: # %bb.0:
; X86-AVX512VLDQ-NEXT: vxorpd {{\.?LCPI[0-9]+_[0-9]+}}{1to4}, %ymm0, %ymm0
; X86-AVX512VLDQ-NEXT: retl
;
; X64-SSE-LABEL: fneg_v4f64:
; X64-SSE: # %bb.0:
; X64-SSE-NEXT: movaps {{.*#+}} xmm2 = [-0.0E+0,-0.0E+0]
; X64-SSE-NEXT: xorps %xmm2, %xmm0
; X64-SSE-NEXT: xorps %xmm2, %xmm1
; X64-SSE-NEXT: retq
;
; X64-AVX1-LABEL: fneg_v4f64:
; X64-AVX1: # %bb.0:
; X64-AVX1-NEXT: vxorps {{\.?LCPI[0-9]+_[0-9]+}}(%rip), %ymm0, %ymm0
; X64-AVX1-NEXT: retq
;
; X64-AVX2-LABEL: fneg_v4f64:
; X64-AVX2: # %bb.0:
; X64-AVX2-NEXT: vbroadcastsd {{.*#+}} ymm1 = [-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0]
; X64-AVX2-NEXT: vxorps %ymm1, %ymm0, %ymm0
; X64-AVX2-NEXT: retq
;
; X64-AVX512VL-LABEL: fneg_v4f64:
; X64-AVX512VL: # %bb.0:
; X64-AVX512VL-NEXT: vpxorq {{\.?LCPI[0-9]+_[0-9]+}}(%rip){1to4}, %ymm0, %ymm0
; X64-AVX512VL-NEXT: retq
;
; X64-AVX512FP16-LABEL: fneg_v4f64:
; X64-AVX512FP16: # %bb.0:
; X64-AVX512FP16-NEXT: vpxorq {{\.?LCPI[0-9]+_[0-9]+}}(%rip){1to4}, %ymm0, %ymm0
; X64-AVX512FP16-NEXT: retq
;
; X64-AVX512VLDQ-LABEL: fneg_v4f64:
; X64-AVX512VLDQ: # %bb.0:
; X64-AVX512VLDQ-NEXT: vxorpd {{\.?LCPI[0-9]+_[0-9]+}}(%rip){1to4}, %ymm0, %ymm0
; X64-AVX512VLDQ-NEXT: retq
%t = fsub <4 x double> <double -0.0, double -0.0, double -0.0, double -0.0>, %p
ret <4 x double> %t
}
define <8 x float> @fneg_v8f32(<8 x float> %p) nounwind {
; X86-SSE-LABEL: fneg_v8f32:
; X86-SSE: # %bb.0:
; X86-SSE-NEXT: movaps {{.*#+}} xmm2 = [-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0]
; X86-SSE-NEXT: xorps %xmm2, %xmm0
; X86-SSE-NEXT: xorps %xmm2, %xmm1
; X86-SSE-NEXT: retl
;
; X86-AVX1-LABEL: fneg_v8f32:
; X86-AVX1: # %bb.0:
; X86-AVX1-NEXT: vxorps {{\.?LCPI[0-9]+_[0-9]+}}, %ymm0, %ymm0
; X86-AVX1-NEXT: retl
;
; X86-AVX2-LABEL: fneg_v8f32:
; X86-AVX2: # %bb.0:
; X86-AVX2-NEXT: vbroadcastss {{.*#+}} ymm1 = [-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0]
; X86-AVX2-NEXT: vxorps %ymm1, %ymm0, %ymm0
; X86-AVX2-NEXT: retl
;
; X86-AVX512VL-LABEL: fneg_v8f32:
; X86-AVX512VL: # %bb.0:
; X86-AVX512VL-NEXT: vpxord {{\.?LCPI[0-9]+_[0-9]+}}{1to8}, %ymm0, %ymm0
; X86-AVX512VL-NEXT: retl
;
; X86-AVX512FP16-LABEL: fneg_v8f32:
; X86-AVX512FP16: # %bb.0:
; X86-AVX512FP16-NEXT: vpxord {{\.?LCPI[0-9]+_[0-9]+}}{1to8}, %ymm0, %ymm0
; X86-AVX512FP16-NEXT: retl
;
; X86-AVX512VLDQ-LABEL: fneg_v8f32:
; X86-AVX512VLDQ: # %bb.0:
; X86-AVX512VLDQ-NEXT: vxorps {{\.?LCPI[0-9]+_[0-9]+}}{1to8}, %ymm0, %ymm0
; X86-AVX512VLDQ-NEXT: retl
;
; X64-SSE-LABEL: fneg_v8f32:
; X64-SSE: # %bb.0:
; X64-SSE-NEXT: movaps {{.*#+}} xmm2 = [-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0]
; X64-SSE-NEXT: xorps %xmm2, %xmm0
; X64-SSE-NEXT: xorps %xmm2, %xmm1
; X64-SSE-NEXT: retq
;
; X64-AVX1-LABEL: fneg_v8f32:
; X64-AVX1: # %bb.0:
; X64-AVX1-NEXT: vxorps {{\.?LCPI[0-9]+_[0-9]+}}(%rip), %ymm0, %ymm0
; X64-AVX1-NEXT: retq
;
; X64-AVX2-LABEL: fneg_v8f32:
; X64-AVX2: # %bb.0:
; X64-AVX2-NEXT: vbroadcastss {{.*#+}} ymm1 = [-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0]
; X64-AVX2-NEXT: vxorps %ymm1, %ymm0, %ymm0
; X64-AVX2-NEXT: retq
;
; X64-AVX512VL-LABEL: fneg_v8f32:
; X64-AVX512VL: # %bb.0:
; X64-AVX512VL-NEXT: vpxord {{\.?LCPI[0-9]+_[0-9]+}}(%rip){1to8}, %ymm0, %ymm0
; X64-AVX512VL-NEXT: retq
;
; X64-AVX512FP16-LABEL: fneg_v8f32:
; X64-AVX512FP16: # %bb.0:
; X64-AVX512FP16-NEXT: vpxord {{\.?LCPI[0-9]+_[0-9]+}}(%rip){1to8}, %ymm0, %ymm0
; X64-AVX512FP16-NEXT: retq
;
; X64-AVX512VLDQ-LABEL: fneg_v8f32:
; X64-AVX512VLDQ: # %bb.0:
; X64-AVX512VLDQ-NEXT: vxorps {{\.?LCPI[0-9]+_[0-9]+}}(%rip){1to8}, %ymm0, %ymm0
; X64-AVX512VLDQ-NEXT: retq
%t = fsub <8 x float> <float -0.0, float -0.0, float -0.0, float -0.0, float -0.0, float -0.0, float -0.0, float -0.0>, %p
ret <8 x float> %t
}
define <16 x half> @fneg_v16f16(ptr %p) nounwind {
; X86-SSE-LABEL: fneg_v16f16:
; X86-SSE: # %bb.0:
; X86-SSE-NEXT: movl {{[0-9]+}}(%esp), %eax
; X86-SSE-NEXT: movaps {{.*#+}} xmm1 = [-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0]
; X86-SSE-NEXT: movaps (%eax), %xmm0
; X86-SSE-NEXT: xorps %xmm1, %xmm0
; X86-SSE-NEXT: xorps 16(%eax), %xmm1
; X86-SSE-NEXT: retl
;
; X86-AVX1-LABEL: fneg_v16f16:
; X86-AVX1: # %bb.0:
; X86-AVX1-NEXT: movl {{[0-9]+}}(%esp), %eax
; X86-AVX1-NEXT: vmovups (%eax), %ymm0
; X86-AVX1-NEXT: vxorps {{\.?LCPI[0-9]+_[0-9]+}}, %ymm0, %ymm0
; X86-AVX1-NEXT: retl
;
; X86-AVX2-LABEL: fneg_v16f16:
; X86-AVX2: # %bb.0:
; X86-AVX2-NEXT: movl {{[0-9]+}}(%esp), %eax
; X86-AVX2-NEXT: vpbroadcastw {{.*#+}} ymm0 = [-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0]
; X86-AVX2-NEXT: vpxor (%eax), %ymm0, %ymm0
; X86-AVX2-NEXT: retl
;
; X86-AVX512-LABEL: fneg_v16f16:
; X86-AVX512: # %bb.0:
; X86-AVX512-NEXT: movl {{[0-9]+}}(%esp), %eax
; X86-AVX512-NEXT: vpbroadcastw {{.*#+}} ymm0 = [-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0]
; X86-AVX512-NEXT: vpxor (%eax), %ymm0, %ymm0
; X86-AVX512-NEXT: retl
;
; X64-SSE-LABEL: fneg_v16f16:
; X64-SSE: # %bb.0:
; X64-SSE-NEXT: movaps {{.*#+}} xmm1 = [-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0]
; X64-SSE-NEXT: movaps (%rdi), %xmm0
; X64-SSE-NEXT: xorps %xmm1, %xmm0
; X64-SSE-NEXT: xorps 16(%rdi), %xmm1
; X64-SSE-NEXT: retq
;
; X64-AVX1-LABEL: fneg_v16f16:
; X64-AVX1: # %bb.0:
; X64-AVX1-NEXT: vmovups (%rdi), %ymm0
; X64-AVX1-NEXT: vxorps {{\.?LCPI[0-9]+_[0-9]+}}(%rip), %ymm0, %ymm0
; X64-AVX1-NEXT: retq
;
; X64-AVX2-LABEL: fneg_v16f16:
; X64-AVX2: # %bb.0:
; X64-AVX2-NEXT: vpbroadcastw {{.*#+}} ymm0 = [-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0]
; X64-AVX2-NEXT: vpxor (%rdi), %ymm0, %ymm0
; X64-AVX2-NEXT: retq
;
; X64-AVX512-LABEL: fneg_v16f16:
; X64-AVX512: # %bb.0:
; X64-AVX512-NEXT: vpbroadcastw {{.*#+}} ymm0 = [-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0]
; X64-AVX512-NEXT: vpxor (%rdi), %ymm0, %ymm0
; X64-AVX512-NEXT: retq
%v = load <16 x half>, ptr %p, align 16
%nnv = fsub <16 x half> <half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0>, %v
ret <16 x half> %nnv
}
;
; 512-bit Vectors
;
define <8 x double> @fneg_v8f64(<8 x double> %p) nounwind {
; X86-SSE-LABEL: fneg_v8f64:
; X86-SSE: # %bb.0:
; X86-SSE-NEXT: pushl %ebp
; X86-SSE-NEXT: movl %esp, %ebp
; X86-SSE-NEXT: andl $-16, %esp
; X86-SSE-NEXT: subl $16, %esp
; X86-SSE-NEXT: movaps {{.*#+}} xmm3 = [-0.0E+0,-0.0E+0]
; X86-SSE-NEXT: xorps %xmm3, %xmm0
; X86-SSE-NEXT: xorps %xmm3, %xmm1
; X86-SSE-NEXT: xorps %xmm3, %xmm2
; X86-SSE-NEXT: xorps 8(%ebp), %xmm3
; X86-SSE-NEXT: movl %ebp, %esp
; X86-SSE-NEXT: popl %ebp
; X86-SSE-NEXT: retl
;
; X86-AVX-LABEL: fneg_v8f64:
; X86-AVX: # %bb.0:
; X86-AVX-NEXT: vbroadcastsd {{.*#+}} ymm2 = [-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0]
; X86-AVX-NEXT: vxorps %ymm2, %ymm0, %ymm0
; X86-AVX-NEXT: vxorps %ymm2, %ymm1, %ymm1
; X86-AVX-NEXT: retl
;
; X86-AVX512VL-LABEL: fneg_v8f64:
; X86-AVX512VL: # %bb.0:
; X86-AVX512VL-NEXT: vpxorq {{\.?LCPI[0-9]+_[0-9]+}}{1to8}, %zmm0, %zmm0
; X86-AVX512VL-NEXT: retl
;
; X86-AVX512FP16-LABEL: fneg_v8f64:
; X86-AVX512FP16: # %bb.0:
; X86-AVX512FP16-NEXT: vpxorq {{\.?LCPI[0-9]+_[0-9]+}}{1to8}, %zmm0, %zmm0
; X86-AVX512FP16-NEXT: retl
;
; X86-AVX512VLDQ-LABEL: fneg_v8f64:
; X86-AVX512VLDQ: # %bb.0:
; X86-AVX512VLDQ-NEXT: vxorpd {{\.?LCPI[0-9]+_[0-9]+}}{1to8}, %zmm0, %zmm0
; X86-AVX512VLDQ-NEXT: retl
;
; X64-SSE-LABEL: fneg_v8f64:
; X64-SSE: # %bb.0:
; X64-SSE-NEXT: movaps {{.*#+}} xmm4 = [-0.0E+0,-0.0E+0]
; X64-SSE-NEXT: xorps %xmm4, %xmm0
; X64-SSE-NEXT: xorps %xmm4, %xmm1
; X64-SSE-NEXT: xorps %xmm4, %xmm2
; X64-SSE-NEXT: xorps %xmm4, %xmm3
; X64-SSE-NEXT: retq
;
; X64-AVX-LABEL: fneg_v8f64:
; X64-AVX: # %bb.0:
; X64-AVX-NEXT: vbroadcastsd {{.*#+}} ymm2 = [-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0]
; X64-AVX-NEXT: vxorps %ymm2, %ymm0, %ymm0
; X64-AVX-NEXT: vxorps %ymm2, %ymm1, %ymm1
; X64-AVX-NEXT: retq
;
; X64-AVX512VL-LABEL: fneg_v8f64:
; X64-AVX512VL: # %bb.0:
; X64-AVX512VL-NEXT: vpxorq {{\.?LCPI[0-9]+_[0-9]+}}(%rip){1to8}, %zmm0, %zmm0
; X64-AVX512VL-NEXT: retq
;
; X64-AVX512FP16-LABEL: fneg_v8f64:
; X64-AVX512FP16: # %bb.0:
; X64-AVX512FP16-NEXT: vpxorq {{\.?LCPI[0-9]+_[0-9]+}}(%rip){1to8}, %zmm0, %zmm0
; X64-AVX512FP16-NEXT: retq
;
; X64-AVX512VLDQ-LABEL: fneg_v8f64:
; X64-AVX512VLDQ: # %bb.0:
; X64-AVX512VLDQ-NEXT: vxorpd {{\.?LCPI[0-9]+_[0-9]+}}(%rip){1to8}, %zmm0, %zmm0
; X64-AVX512VLDQ-NEXT: retq
%t = fsub <8 x double> <double -0.0, double -0.0, double -0.0, double -0.0, double -0.0, double -0.0, double -0.0, double -0.0>, %p
ret <8 x double> %t
}
define <16 x float> @fneg_v16f32(<16 x float> %p) nounwind {
; X86-SSE-LABEL: fneg_v16f32:
; X86-SSE: # %bb.0:
; X86-SSE-NEXT: pushl %ebp
; X86-SSE-NEXT: movl %esp, %ebp
; X86-SSE-NEXT: andl $-16, %esp
; X86-SSE-NEXT: subl $16, %esp
; X86-SSE-NEXT: movaps {{.*#+}} xmm3 = [-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0]
; X86-SSE-NEXT: xorps %xmm3, %xmm0
; X86-SSE-NEXT: xorps %xmm3, %xmm1
; X86-SSE-NEXT: xorps %xmm3, %xmm2
; X86-SSE-NEXT: xorps 8(%ebp), %xmm3
; X86-SSE-NEXT: movl %ebp, %esp
; X86-SSE-NEXT: popl %ebp
; X86-SSE-NEXT: retl
;
; X86-AVX-LABEL: fneg_v16f32:
; X86-AVX: # %bb.0:
; X86-AVX-NEXT: vbroadcastss {{.*#+}} ymm2 = [-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0]
; X86-AVX-NEXT: vxorps %ymm2, %ymm0, %ymm0
; X86-AVX-NEXT: vxorps %ymm2, %ymm1, %ymm1
; X86-AVX-NEXT: retl
;
; X86-AVX512VL-LABEL: fneg_v16f32:
; X86-AVX512VL: # %bb.0:
; X86-AVX512VL-NEXT: vpxord {{\.?LCPI[0-9]+_[0-9]+}}{1to16}, %zmm0, %zmm0
; X86-AVX512VL-NEXT: retl
;
; X86-AVX512FP16-LABEL: fneg_v16f32:
; X86-AVX512FP16: # %bb.0:
; X86-AVX512FP16-NEXT: vpxord {{\.?LCPI[0-9]+_[0-9]+}}{1to16}, %zmm0, %zmm0
; X86-AVX512FP16-NEXT: retl
;
; X86-AVX512VLDQ-LABEL: fneg_v16f32:
; X86-AVX512VLDQ: # %bb.0:
; X86-AVX512VLDQ-NEXT: vxorps {{\.?LCPI[0-9]+_[0-9]+}}{1to16}, %zmm0, %zmm0
; X86-AVX512VLDQ-NEXT: retl
;
; X64-SSE-LABEL: fneg_v16f32:
; X64-SSE: # %bb.0:
; X64-SSE-NEXT: movaps {{.*#+}} xmm4 = [-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0]
; X64-SSE-NEXT: xorps %xmm4, %xmm0
; X64-SSE-NEXT: xorps %xmm4, %xmm1
; X64-SSE-NEXT: xorps %xmm4, %xmm2
; X64-SSE-NEXT: xorps %xmm4, %xmm3
; X64-SSE-NEXT: retq
;
; X64-AVX-LABEL: fneg_v16f32:
; X64-AVX: # %bb.0:
; X64-AVX-NEXT: vbroadcastss {{.*#+}} ymm2 = [-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0]
; X64-AVX-NEXT: vxorps %ymm2, %ymm0, %ymm0
; X64-AVX-NEXT: vxorps %ymm2, %ymm1, %ymm1
; X64-AVX-NEXT: retq
;
; X64-AVX512VL-LABEL: fneg_v16f32:
; X64-AVX512VL: # %bb.0:
; X64-AVX512VL-NEXT: vpxord {{\.?LCPI[0-9]+_[0-9]+}}(%rip){1to16}, %zmm0, %zmm0
; X64-AVX512VL-NEXT: retq
;
; X64-AVX512FP16-LABEL: fneg_v16f32:
; X64-AVX512FP16: # %bb.0:
; X64-AVX512FP16-NEXT: vpxord {{\.?LCPI[0-9]+_[0-9]+}}(%rip){1to16}, %zmm0, %zmm0
; X64-AVX512FP16-NEXT: retq
;
; X64-AVX512VLDQ-LABEL: fneg_v16f32:
; X64-AVX512VLDQ: # %bb.0:
; X64-AVX512VLDQ-NEXT: vxorps {{\.?LCPI[0-9]+_[0-9]+}}(%rip){1to16}, %zmm0, %zmm0
; X64-AVX512VLDQ-NEXT: retq
%t = fsub <16 x float> <float -0.0, float -0.0, float -0.0, float -0.0, float -0.0, float -0.0, float -0.0, float -0.0, float -0.0, float -0.0, float -0.0, float -0.0, float -0.0, float -0.0, float -0.0, float -0.0>, %p
ret <16 x float> %t
}
define <32 x half> @fneg_v32f16(ptr %p) nounwind {
; X86-SSE-LABEL: fneg_v32f16:
; X86-SSE: # %bb.0:
; X86-SSE-NEXT: movl {{[0-9]+}}(%esp), %eax
; X86-SSE-NEXT: movaps {{.*#+}} xmm3 = [-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0]
; X86-SSE-NEXT: movaps (%eax), %xmm0
; X86-SSE-NEXT: xorps %xmm3, %xmm0
; X86-SSE-NEXT: movaps 16(%eax), %xmm1
; X86-SSE-NEXT: xorps %xmm3, %xmm1
; X86-SSE-NEXT: movaps 32(%eax), %xmm2
; X86-SSE-NEXT: xorps %xmm3, %xmm2
; X86-SSE-NEXT: xorps 48(%eax), %xmm3
; X86-SSE-NEXT: retl
;
; X86-AVX1-LABEL: fneg_v32f16:
; X86-AVX1: # %bb.0:
; X86-AVX1-NEXT: movl {{[0-9]+}}(%esp), %eax
; X86-AVX1-NEXT: vbroadcastss {{.*#+}} ymm1 = [-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0]
; X86-AVX1-NEXT: vxorps (%eax), %ymm1, %ymm0
; X86-AVX1-NEXT: vxorps 32(%eax), %ymm1, %ymm1
; X86-AVX1-NEXT: retl
;
; X86-AVX2-LABEL: fneg_v32f16:
; X86-AVX2: # %bb.0:
; X86-AVX2-NEXT: movl {{[0-9]+}}(%esp), %eax
; X86-AVX2-NEXT: vpbroadcastw {{.*#+}} ymm1 = [-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0]
; X86-AVX2-NEXT: vpxor (%eax), %ymm1, %ymm0
; X86-AVX2-NEXT: vpxor 32(%eax), %ymm1, %ymm1
; X86-AVX2-NEXT: retl
;
; X86-AVX512VL-LABEL: fneg_v32f16:
; X86-AVX512VL: # %bb.0:
; X86-AVX512VL-NEXT: movl {{[0-9]+}}(%esp), %eax
; X86-AVX512VL-NEXT: vpbroadcastw {{.*#+}} ymm0 = [-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0]
; X86-AVX512VL-NEXT: vinserti64x4 $1, %ymm0, %zmm0, %zmm0
; X86-AVX512VL-NEXT: vpxorq (%eax), %zmm0, %zmm0
; X86-AVX512VL-NEXT: retl
;
; X86-AVX512FP16-LABEL: fneg_v32f16:
; X86-AVX512FP16: # %bb.0:
; X86-AVX512FP16-NEXT: movl {{[0-9]+}}(%esp), %eax
; X86-AVX512FP16-NEXT: vpbroadcastw {{.*#+}} zmm0 = [-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0]
; X86-AVX512FP16-NEXT: vpxorq (%eax), %zmm0, %zmm0
; X86-AVX512FP16-NEXT: retl
;
; X86-AVX512VLDQ-LABEL: fneg_v32f16:
; X86-AVX512VLDQ: # %bb.0:
; X86-AVX512VLDQ-NEXT: movl {{[0-9]+}}(%esp), %eax
; X86-AVX512VLDQ-NEXT: vpbroadcastw {{.*#+}} ymm0 = [-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0]
; X86-AVX512VLDQ-NEXT: vinserti64x4 $1, %ymm0, %zmm0, %zmm0
; X86-AVX512VLDQ-NEXT: vpxorq (%eax), %zmm0, %zmm0
; X86-AVX512VLDQ-NEXT: retl
;
; X64-SSE-LABEL: fneg_v32f16:
; X64-SSE: # %bb.0:
; X64-SSE-NEXT: movaps {{.*#+}} xmm3 = [-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0]
; X64-SSE-NEXT: movaps (%rdi), %xmm0
; X64-SSE-NEXT: xorps %xmm3, %xmm0
; X64-SSE-NEXT: movaps 16(%rdi), %xmm1
; X64-SSE-NEXT: xorps %xmm3, %xmm1
; X64-SSE-NEXT: movaps 32(%rdi), %xmm2
; X64-SSE-NEXT: xorps %xmm3, %xmm2
; X64-SSE-NEXT: xorps 48(%rdi), %xmm3
; X64-SSE-NEXT: retq
;
; X64-AVX1-LABEL: fneg_v32f16:
; X64-AVX1: # %bb.0:
; X64-AVX1-NEXT: vbroadcastss {{.*#+}} ymm1 = [-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0]
; X64-AVX1-NEXT: vxorps (%rdi), %ymm1, %ymm0
; X64-AVX1-NEXT: vxorps 32(%rdi), %ymm1, %ymm1
; X64-AVX1-NEXT: retq
;
; X64-AVX2-LABEL: fneg_v32f16:
; X64-AVX2: # %bb.0:
; X64-AVX2-NEXT: vpbroadcastw {{.*#+}} ymm1 = [-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0]
; X64-AVX2-NEXT: vpxor (%rdi), %ymm1, %ymm0
; X64-AVX2-NEXT: vpxor 32(%rdi), %ymm1, %ymm1
; X64-AVX2-NEXT: retq
;
; X64-AVX512VL-LABEL: fneg_v32f16:
; X64-AVX512VL: # %bb.0:
; X64-AVX512VL-NEXT: vpbroadcastw {{.*#+}} ymm0 = [-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0]
; X64-AVX512VL-NEXT: vinserti64x4 $1, %ymm0, %zmm0, %zmm0
; X64-AVX512VL-NEXT: vpxorq (%rdi), %zmm0, %zmm0
; X64-AVX512VL-NEXT: retq
;
; X64-AVX512FP16-LABEL: fneg_v32f16:
; X64-AVX512FP16: # %bb.0:
; X64-AVX512FP16-NEXT: vpbroadcastw {{.*#+}} zmm0 = [-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0]
; X64-AVX512FP16-NEXT: vpxorq (%rdi), %zmm0, %zmm0
; X64-AVX512FP16-NEXT: retq
;
; X64-AVX512VLDQ-LABEL: fneg_v32f16:
; X64-AVX512VLDQ: # %bb.0:
; X64-AVX512VLDQ-NEXT: vpbroadcastw {{.*#+}} ymm0 = [-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0,-0.0E+0]
; X64-AVX512VLDQ-NEXT: vinserti64x4 $1, %ymm0, %zmm0, %zmm0
; X64-AVX512VLDQ-NEXT: vpxorq (%rdi), %zmm0, %zmm0
; X64-AVX512VLDQ-NEXT: retq
%v = load <32 x half>, ptr %p, align 16
%nnv = fsub <32 x half> <half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0, half -0.0>, %v
ret <32 x half> %nnv
}
;; NOTE: These prefixes are unused and the list is autogenerated. Do not add tests below this line:
; X64: {{.*}}
; X86: {{.*}}
|
