1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
|
; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py UTC_ARGS: --version 5
; RUN: llc -mtriple=powerpc-ibm-aix-xcoff -verify-machineinstrs < %s -mcpu=pwr7 | FileCheck %s --check-prefix=AIX32
; RUN: llc -mtriple=powerpc64-ibm-aix-xcoff -verify-machineinstrs < %s -mcpu=pwr7 | FileCheck %s --check-prefix=AIX64
; RUN: llc -mtriple=powerpc64le-unknown-linux-gnu -verify-machineinstrs < %s -mcpu=pwr7 | FileCheck %s --check-prefix=LE
define ptr @frame_1(i32 signext %num) nounwind {
; AIX32-LABEL: frame_1:
; AIX32: # %bb.0: # %entry
; AIX32-NEXT: stw 31, -4(1)
; AIX32-NEXT: stwu 1, -48(1)
; AIX32-NEXT: addi 3, 3, 15
; AIX32-NEXT: mr 31, 1
; AIX32-NEXT: addi 4, 31, 48
; AIX32-NEXT: rlwinm 3, 3, 0, 0, 27
; AIX32-NEXT: neg 3, 3
; AIX32-NEXT: stwux 4, 1, 3
; AIX32-NEXT: addi 3, 1, 32
; AIX32-NEXT: lbz 4, 0(3)
; AIX32-NEXT: addi 4, 4, 1
; AIX32-NEXT: stb 4, 0(3)
; AIX32-NEXT: lwz 3, 0(1)
; AIX32-NEXT: lwz 1, 0(1)
; AIX32-NEXT: lwz 31, -4(1)
; AIX32-NEXT: blr
;
; AIX64-LABEL: frame_1:
; AIX64: # %bb.0: # %entry
; AIX64-NEXT: std 31, -8(1)
; AIX64-NEXT: stdu 1, -64(1)
; AIX64-NEXT: addi 3, 3, 15
; AIX64-NEXT: mr 31, 1
; AIX64-NEXT: addi 4, 31, 64
; AIX64-NEXT: rldicr 3, 3, 0, 59
; AIX64-NEXT: neg 3, 3
; AIX64-NEXT: stdux 4, 1, 3
; AIX64-NEXT: addi 3, 1, 48
; AIX64-NEXT: lbz 4, 0(3)
; AIX64-NEXT: addi 4, 4, 1
; AIX64-NEXT: stb 4, 0(3)
; AIX64-NEXT: ld 3, 0(1)
; AIX64-NEXT: ld 1, 0(1)
; AIX64-NEXT: ld 31, -8(1)
; AIX64-NEXT: blr
;
; LE-LABEL: frame_1:
; LE: # %bb.0: # %entry
; LE-NEXT: std 31, -8(1)
; LE-NEXT: stdu 1, -48(1)
; LE-NEXT: addi 3, 3, 15
; LE-NEXT: mr 31, 1
; LE-NEXT: addi 4, 31, 48
; LE-NEXT: rldicr 3, 3, 0, 59
; LE-NEXT: neg 3, 3
; LE-NEXT: stdux 4, 1, 3
; LE-NEXT: addi 3, 1, 32
; LE-NEXT: lbz 4, 0(3)
; LE-NEXT: addi 4, 4, 1
; LE-NEXT: stb 4, 0(3)
; LE-NEXT: ld 3, 0(1)
; LE-NEXT: ld 1, 0(1)
; LE-NEXT: ld 31, -8(1)
; LE-NEXT: blr
entry:
%conv = sext i32 %num to i64
%0 = alloca i8, i64 %conv, align 16
%1 = load volatile i8, ptr %0, align 16
%inc = add i8 %1, 1
store volatile i8 %inc, ptr %0, align 16
%2 = tail call ptr @llvm.frameaddress.p0(i32 1)
ret ptr %2
}
define ptr @frame_0(i32 signext %num) nounwind {
; AIX32-LABEL: frame_0:
; AIX32: # %bb.0: # %entry
; AIX32-NEXT: stw 31, -4(1)
; AIX32-NEXT: stwu 1, -48(1)
; AIX32-NEXT: addi 3, 3, 15
; AIX32-NEXT: mr 31, 1
; AIX32-NEXT: addi 4, 31, 48
; AIX32-NEXT: rlwinm 3, 3, 0, 0, 27
; AIX32-NEXT: neg 3, 3
; AIX32-NEXT: stwux 4, 1, 3
; AIX32-NEXT: addi 3, 1, 32
; AIX32-NEXT: lbz 4, 0(3)
; AIX32-NEXT: addi 4, 4, 1
; AIX32-NEXT: stb 4, 0(3)
; AIX32-NEXT: mr 3, 1
; AIX32-NEXT: lwz 1, 0(1)
; AIX32-NEXT: lwz 31, -4(1)
; AIX32-NEXT: blr
;
; AIX64-LABEL: frame_0:
; AIX64: # %bb.0: # %entry
; AIX64-NEXT: std 31, -8(1)
; AIX64-NEXT: stdu 1, -64(1)
; AIX64-NEXT: addi 3, 3, 15
; AIX64-NEXT: mr 31, 1
; AIX64-NEXT: addi 4, 31, 64
; AIX64-NEXT: rldicr 3, 3, 0, 59
; AIX64-NEXT: neg 3, 3
; AIX64-NEXT: stdux 4, 1, 3
; AIX64-NEXT: addi 3, 1, 48
; AIX64-NEXT: lbz 4, 0(3)
; AIX64-NEXT: addi 4, 4, 1
; AIX64-NEXT: stb 4, 0(3)
; AIX64-NEXT: mr 3, 1
; AIX64-NEXT: ld 1, 0(1)
; AIX64-NEXT: ld 31, -8(1)
; AIX64-NEXT: blr
;
; LE-LABEL: frame_0:
; LE: # %bb.0: # %entry
; LE-NEXT: std 31, -8(1)
; LE-NEXT: stdu 1, -48(1)
; LE-NEXT: addi 3, 3, 15
; LE-NEXT: mr 31, 1
; LE-NEXT: addi 4, 31, 48
; LE-NEXT: rldicr 3, 3, 0, 59
; LE-NEXT: neg 3, 3
; LE-NEXT: stdux 4, 1, 3
; LE-NEXT: addi 3, 1, 32
; LE-NEXT: lbz 4, 0(3)
; LE-NEXT: addi 4, 4, 1
; LE-NEXT: stb 4, 0(3)
; LE-NEXT: mr 3, 1
; LE-NEXT: ld 1, 0(1)
; LE-NEXT: ld 31, -8(1)
; LE-NEXT: blr
entry:
%conv = sext i32 %num to i64
%0 = alloca i8, i64 %conv, align 16
%1 = load volatile i8, ptr %0, align 16
%inc = add i8 %1, 1
store volatile i8 %inc, ptr %0, align 16
%2 = tail call ptr @llvm.frameaddress.p0(i32 0)
ret ptr %2
}
|
