diff options
author | Andreas Krebbel <krebbel@linux.vnet.ibm.com> | 2015-01-16 12:19:21 +0100 |
---|---|---|
committer | Andreas Krebbel <krebbel@linux.vnet.ibm.com> | 2015-01-16 12:28:58 +0100 |
commit | 1e2e8c529c1cf4fcc8cbae382aa0a653d0b65da6 (patch) | |
tree | 2cc295f864977f3b461a8f8fa80af608dcb8a769 /gas | |
parent | 9f2850baa3ce341f0ba42bd9519cb3c1bf1287c7 (diff) | |
download | gdb-1e2e8c529c1cf4fcc8cbae382aa0a653d0b65da6.zip gdb-1e2e8c529c1cf4fcc8cbae382aa0a653d0b65da6.tar.gz gdb-1e2e8c529c1cf4fcc8cbae382aa0a653d0b65da6.tar.bz2 |
S/390: Add support for IBM z13.
- 32 128 bit vector registers (overlapping with the existing 16 64 bit
floating point registers)
- vector double instructions
- vector integer instructions
- scalar vector instructions (allowing to have more floating point
registers for scalar operations)
- vector string instructions
gas/ChangeLog:
* config/tc-s390.c (struct pd_reg): Remove.
(pre_defined_registers): Remove.
(REG_NAME_CNT): Remove.
(reg_name_search): Calculate the register number instead of doing
a lookup.
(register_name, tc_s390_regname_to_dw2regnum): Adopt to the new
reg_name_search signature.
(s390_parse_cpu): Support the new arch string z13.
(s390_insert_operand): Support for vector registers with the extra
field for the fifth bit of each vector register operand.
(md_gather_operand): Adjust to the new handling of optional
parameters.
* doc/as.texinfo: Document the z13 cpu string.
gas/testsuite/ChangeLog:
* gas/s390/esa-g5.d: Add a variant without the optional operand.
* gas/s390/esa-g5.s: Likewise.
* gas/s390/esa-z9-109.d: Likewise.
* gas/s390/esa-z9-109.s: Likewise.
* gas/s390/zarch-z9-109.d: Likewise.
* gas/s390/zarch-z9-109.s: Likewise.
* gas/s390/zarch-z10.d: For variants with a zero optional argument
it is not dumped by objdump anymore.
* gas/s390/zarch-zEC12.d: Likewise.
* gas/s390/zarch-z13.d: New file.
* gas/s390/zarch-z13.s: New file.
* gas/s390/s390.exp: Run the test for the z13 files.
include/opcode/ChangeLog:
* s390.h (s390_opcode_cpu_val): Add S390_OPCODE_Z13.
ld/testsuite/ChangeLog:
* ld-s390/tlsbin.dd: The nopr register operand is optional and not
printed if 0 anymore.
opcodes/ChangeLog:
* s390-dis.c (s390_extract_operand): Support vector register
operands.
(s390_print_insn_with_opcode): Support new operands types and add
new handling of optional operands.
* s390-mkopc.c (s390_opcode_mode_val, s390_opcode_cpu_val): Remove
and include opcode/s390.h instead.
(struct op_struct): New field `flags'.
(insertOpcode, insertExpandedMnemonic): New parameter `flags'.
(dumpTable): Dump flags.
(main): Parse flags from the s390-opc.txt file. Add z13 as cpu
string.
* s390-opc.c: Add new operands types, instruction formats, and
instruction masks.
(s390_opformats): Add new formats for .insn.
* s390-opc.txt: Add new instructions.
Diffstat (limited to 'gas')
-rw-r--r-- | gas/ChangeLog | 17 | ||||
-rw-r--r-- | gas/config/tc-s390.c | 202 | ||||
-rw-r--r-- | gas/doc/as.texinfo | 2 | ||||
-rw-r--r-- | gas/doc/c-s390.texi | 8 | ||||
-rw-r--r-- | gas/testsuite/ChangeLog | 16 | ||||
-rw-r--r-- | gas/testsuite/gas/s390/esa-g5.d | 44 | ||||
-rw-r--r-- | gas/testsuite/gas/s390/esa-g5.s | 2 | ||||
-rw-r--r-- | gas/testsuite/gas/s390/esa-z9-109.d | 4 | ||||
-rw-r--r-- | gas/testsuite/gas/s390/esa-z9-109.s | 4 | ||||
-rw-r--r-- | gas/testsuite/gas/s390/s390.exp | 1 | ||||
-rw-r--r-- | gas/testsuite/gas/s390/zarch-z10.d | 4 | ||||
-rw-r--r-- | gas/testsuite/gas/s390/zarch-z13.d | 548 | ||||
-rw-r--r-- | gas/testsuite/gas/s390/zarch-z13.s | 542 | ||||
-rw-r--r-- | gas/testsuite/gas/s390/zarch-z9-109.d | 5 | ||||
-rw-r--r-- | gas/testsuite/gas/s390/zarch-z9-109.s | 5 | ||||
-rw-r--r-- | gas/testsuite/gas/s390/zarch-zEC12.d | 2 |
16 files changed, 1254 insertions, 152 deletions
diff --git a/gas/ChangeLog b/gas/ChangeLog index ef0af89..abb6d67 100644 --- a/gas/ChangeLog +++ b/gas/ChangeLog @@ -1,3 +1,20 @@ +2015-01-16 Andreas Krebbel <krebbel@linux.vnet.ibm.com> + + * config/tc-s390.c (struct pd_reg): Remove. + (pre_defined_registers): Remove. + (REG_NAME_CNT): Remove. + (reg_name_search): Calculate the register number instead of doing + a lookup. + (register_name, tc_s390_regname_to_dw2regnum): Adopt to the new + reg_name_search signature. + (s390_parse_cpu): Support the new arch string z13. + (s390_insert_operand): Support for vector registers with the extra + field for the fifth bit of each vector register operand. + (md_gather_operand): Adjust to the new handling of optional + parameters. + + * doc/as.texinfo: Document the z13 cpu string. + 2015-01-13 Matthew Wahab <matthew.wahab@arm.com> * config/tc-arm.c (parse_ifimm_zero): Accept #0x0 as a synonym for diff --git a/gas/config/tc-s390.c b/gas/config/tc-s390.c index 39ade23..9102c60 100644 --- a/gas/config/tc-s390.c +++ b/gas/config/tc-s390.c @@ -109,138 +109,35 @@ const pseudo_typeS md_pseudo_table[] = { NULL, NULL, 0 } }; - -/* Structure to hold information about predefined registers. */ -struct pd_reg - { - char *name; - int value; - }; - -/* List of registers that are pre-defined: - - Each access register has a predefined name of the form: - a<reg_num> which has the value <reg_num>. - - Each control register has a predefined name of the form: - c<reg_num> which has the value <reg_num>. - - Each general register has a predefined name of the form: - r<reg_num> which has the value <reg_num>. - - Each floating point register a has predefined name of the form: - f<reg_num> which has the value <reg_num>. - - There are individual registers as well: - sp has the value 15 - lit has the value 12 - - The table is sorted. Suitable for searching by a binary search. */ - -static const struct pd_reg pre_defined_registers[] = -{ - { "a0", 0 }, /* Access registers */ - { "a1", 1 }, - { "a10", 10 }, - { "a11", 11 }, - { "a12", 12 }, - { "a13", 13 }, - { "a14", 14 }, - { "a15", 15 }, - { "a2", 2 }, - { "a3", 3 }, - { "a4", 4 }, - { "a5", 5 }, - { "a6", 6 }, - { "a7", 7 }, - { "a8", 8 }, - { "a9", 9 }, - - { "c0", 0 }, /* Control registers */ - { "c1", 1 }, - { "c10", 10 }, - { "c11", 11 }, - { "c12", 12 }, - { "c13", 13 }, - { "c14", 14 }, - { "c15", 15 }, - { "c2", 2 }, - { "c3", 3 }, - { "c4", 4 }, - { "c5", 5 }, - { "c6", 6 }, - { "c7", 7 }, - { "c8", 8 }, - { "c9", 9 }, - - { "f0", 0 }, /* Floating point registers */ - { "f1", 1 }, - { "f10", 10 }, - { "f11", 11 }, - { "f12", 12 }, - { "f13", 13 }, - { "f14", 14 }, - { "f15", 15 }, - { "f2", 2 }, - { "f3", 3 }, - { "f4", 4 }, - { "f5", 5 }, - { "f6", 6 }, - { "f7", 7 }, - { "f8", 8 }, - { "f9", 9 }, - - { "lit", 13 }, /* Pointer to literal pool */ - - { "r0", 0 }, /* General purpose registers */ - { "r1", 1 }, - { "r10", 10 }, - { "r11", 11 }, - { "r12", 12 }, - { "r13", 13 }, - { "r14", 14 }, - { "r15", 15 }, - { "r2", 2 }, - { "r3", 3 }, - { "r4", 4 }, - { "r5", 5 }, - { "r6", 6 }, - { "r7", 7 }, - { "r8", 8 }, - { "r9", 9 }, - - { "sp", 15 }, /* Stack pointer */ - -}; - -#define REG_NAME_CNT (sizeof (pre_defined_registers) / sizeof (struct pd_reg)) - /* Given NAME, find the register number associated with that name, return the integer value associated with the given name or -1 on failure. */ static int -reg_name_search (const struct pd_reg *regs, int regcount, const char *name) +reg_name_search (const char *name) { - int middle, low, high; - int cmp; + int val = -1; - low = 0; - high = regcount - 1; + if (strcasecmp (name, "lit") == 0) + return 13; - do + if (strcasecmp (name, "sp") == 0) + return 15; + + if (name[0] != 'a' && name[0] != 'c' && name[0] != 'f' + && name[0] != 'r' && name[0] != 'v') + return -1; + + if (ISDIGIT (name[1])) { - middle = (low + high) / 2; - cmp = strcasecmp (name, regs[middle].name); - if (cmp < 0) - high = middle - 1; - else if (cmp > 0) - low = middle + 1; - else - return regs[middle].value; + val = name[1] - '0'; + if (ISDIGIT (name[2])) + val = val * 10 + name[2] - '0'; } - while (low <= high); - return -1; + if ((name[0] != 'v' && val > 15) || val > 31) + val = -1; + + return val; } @@ -272,7 +169,7 @@ register_name (expressionS *expressionP) return FALSE; c = get_symbol_end (); - reg_number = reg_name_search (pre_defined_registers, REG_NAME_CNT, name); + reg_number = reg_name_search (name); /* Put back the delimiting char. */ *input_line_pointer = c; @@ -382,6 +279,8 @@ s390_parse_cpu (char *arg) return S390_OPCODE_Z196; else if (strcmp (arg, "zEC12") == 0) return S390_OPCODE_ZEC12; + else if (strcmp (arg, "z13") == 0) + return S390_OPCODE_Z13; else if (strcmp (arg, "all") == 0) return S390_OPCODE_MAXCPU - 1; else @@ -633,6 +532,12 @@ s390_insert_operand (unsigned char *insn, max = (((addressT) 1 << (operand->bits - 1)) << 1) - 1; min = (offsetT) 0; uval = (addressT) val; + + /* Vector register operands have an additional bit in the RXB + field. */ + if (operand->flags & S390_OPERAND_VR) + max = (max << 1) | 1; + /* Length x in an instructions has real length x+1. */ if (operand->flags & S390_OPERAND_LENGTH) uval--; @@ -652,6 +557,43 @@ s390_insert_operand (unsigned char *insn, } } + if (operand->flags & S390_OPERAND_VR) + { + /* Insert the extra bit into the RXB field. */ + switch (operand->shift) + { + case 8: + insn[4] |= (uval & 0x10) >> 1; + break; + case 12: + insn[4] |= (uval & 0x10) >> 2; + break; + case 16: + insn[4] |= (uval & 0x10) >> 3; + break; + case 32: + insn[4] |= (uval & 0x10) >> 4; + break; + } + uval &= 0xf; + } + + if (operand->flags & S390_OPERAND_OR1) + uval |= 1; + if (operand->flags & S390_OPERAND_OR2) + uval |= 2; + if (operand->flags & S390_OPERAND_OR8) + uval |= 8; + + /* Duplicate the operand at bit pos 12 to 16. */ + if (operand->flags & S390_OPERAND_CP16) + { + /* Copy VR operand at bit pos 12 to bit pos 16. */ + insn[2] |= uval << 4; + /* Copy the flag in the RXB field. */ + insn[4] |= (insn[4] & 4) >> 1; + } + /* Insert fragments of the operand byte for byte. */ offset = operand->shift + operand->bits; uval <<= (-offset) & 7; @@ -1206,6 +1148,14 @@ md_gather_operands (char *str, operand = s390_operands + *opindex_ptr; + if ((opcode->flags & S390_INSTR_FLAG_OPTPARM) && *str == '\0') + { + /* Optional parameters might need to be ORed with a + value so calling s390_insert_operand is needed. */ + s390_insert_operand (insn, operand, 0, NULL, 0); + break; + } + if (skip_optional && (operand->flags & S390_OPERAND_INDEX)) { /* We do an early skip. For D(X,B) constructions the index @@ -1477,6 +1427,10 @@ md_gather_operands (char *str, as_bad (_("syntax error; ')' not allowed here")); str++; } + + if ((opcode->flags & S390_INSTR_FLAG_OPTPARM) && *str == '\0') + continue; + /* If there is a next operand it must be separated by a comma. */ if (opindex_ptr[1] != '\0') { @@ -2499,7 +2453,7 @@ tc_s390_regname_to_dw2regnum (char *regname) if (regname[0] != 'c' && regname[0] != 'a') { - regnum = reg_name_search (pre_defined_registers, REG_NAME_CNT, regname); + regnum = reg_name_search (regname); if (regname[0] == 'f' && regnum != -1) regnum += 16; } diff --git a/gas/doc/as.texinfo b/gas/doc/as.texinfo index 5997669..9668039 100644 --- a/gas/doc/as.texinfo +++ b/gas/doc/as.texinfo @@ -1591,7 +1591,7 @@ Architecture (esa) or the z/Architecture mode (zarch). @item -march=@var{processor} Specify which s390 processor variant is the target, @samp{g6}, @samp{g6}, @samp{z900}, @samp{z990}, @samp{z9-109}, @samp{z9-ec}, @samp{z10}, -@samp{z196}, or @samp{zEC12}. +@samp{z196}, @samp{zEC12}, or @samp{z13}. @item -mregnames @itemx -mno-regnames Allow or disallow symbolic names for registers. diff --git a/gas/doc/c-s390.texi b/gas/doc/c-s390.texi index 7910bc5..ec36188 100644 --- a/gas/doc/c-s390.texi +++ b/gas/doc/c-s390.texi @@ -16,7 +16,7 @@ The s390 version of @code{@value{AS}} supports two architectures modes and seven chip levels. The architecture modes are the Enterprise System Architecture (ESA) and the newer z/Architecture mode. The chip levels -are g5, g6, z900, z990, z9-109, z9-ec, z10, z196, and zEC12. +are g5, g6, z900, z990, z9-109, z9-ec, z10, z196, zEC12, and z13. @menu * s390 Options:: Command-line Options. @@ -64,8 +64,10 @@ are recognized: @code{z990}, @code{z9-109}, @code{z9-ec}, -@code{z10} and -@code{z196}. +@code{z10}, +@code{z196}, +@code{zEC12}, and +@code{z13}. Assembling an instruction that is not supported on the target processor results in an error message. Do not specify @code{g5} or @code{g6} with @samp{-mzarch}. diff --git a/gas/testsuite/ChangeLog b/gas/testsuite/ChangeLog index a63ebd1..37c3e86 100644 --- a/gas/testsuite/ChangeLog +++ b/gas/testsuite/ChangeLog @@ -1,3 +1,19 @@ +2015-01-16 Andreas Krebbel <krebbel@linux.vnet.ibm.com> + + * gas/s390/esa-g5.d: Add a variant without the optional operand. + * gas/s390/esa-g5.s: Likewise. + * gas/s390/esa-z9-109.d: Likewise. + * gas/s390/esa-z9-109.s: Likewise. + * gas/s390/zarch-z9-109.d: Likewise. + * gas/s390/zarch-z9-109.s: Likewise. + * gas/s390/zarch-z10.d: For variants with a zero optional argument + it is not dumped by objdump anymore. + * gas/s390/zarch-zEC12.d: Likewise. + + * gas/s390/zarch-z13.d: New file. + * gas/s390/zarch-z13.s: New file. + * gas/s390/s390.exp: Run the test for the z13 files. + 2015-01-13 Matthew Wahab <matthew.wahab@arm.com> * gas/arm/ual-vcmp.s: Add vcmp, vcmpe with #0x0 operand. diff --git a/gas/testsuite/gas/s390/esa-g5.d b/gas/testsuite/gas/s390/esa-g5.d index 2896966..2ea72b1 100644 --- a/gas/testsuite/gas/s390/esa-g5.d +++ b/gas/testsuite/gas/s390/esa-g5.d @@ -157,6 +157,7 @@ Disassembly of section .text: .*: de ff 5f ff af ff [ ]*ed 4095\(256,%r5\),4095\(%r10\) .*: df ff 5f ff af ff [ ]*edmk 4095\(256,%r5\),4095\(%r10\) .*: b3 8c 00 69 [ ]*efpc %r6,%r9 +.*: b3 8c 00 60 [ ]*efpc %r6 .*: b2 26 00 60 [ ]*epar %r6 .*: b2 49 00 69 [ ]*ereg %r6,%r9 .*: b2 27 00 60 [ ]*esar %r6 @@ -179,27 +180,27 @@ Disassembly of section .text: .*: b2 21 00 69 [ ]*ipte %r6,%r9 .*: b2 29 00 69 [ ]*iske %r6,%r9 .*: b2 23 00 69 [ ]*ivsk %r6,%r9 -.*: a7 f4 00 00 [ ]*j 274 <foo\+0x274> -.*: a7 84 00 00 [ ]*je 278 <foo\+0x278> -.*: a7 24 00 00 [ ]*jh 27c <foo\+0x27c> -.*: a7 a4 00 00 [ ]*jhe 280 <foo\+0x280> -.*: a7 44 00 00 [ ]*jl 284 <foo\+0x284> -.*: a7 c4 00 00 [ ]*jle 288 <foo\+0x288> -.*: a7 64 00 00 [ ]*jlh 28c <foo\+0x28c> -.*: a7 44 00 00 [ ]*jl 290 <foo\+0x290> -.*: a7 74 00 00 [ ]*jne 294 <foo\+0x294> -.*: a7 d4 00 00 [ ]*jnh 298 <foo\+0x298> -.*: a7 54 00 00 [ ]*jnhe 29c <foo\+0x29c> -.*: a7 b4 00 00 [ ]*jnl 2a0 <foo\+0x2a0> -.*: a7 34 00 00 [ ]*jnle 2a4 <foo\+0x2a4> -.*: a7 94 00 00 [ ]*jnlh 2a8 <foo\+0x2a8> -.*: a7 b4 00 00 [ ]*jnl 2ac <foo\+0x2ac> -.*: a7 e4 00 00 [ ]*jno 2b0 <foo\+0x2b0> -.*: a7 d4 00 00 [ ]*jnh 2b4 <foo\+0x2b4> -.*: a7 74 00 00 [ ]*jne 2b8 <foo\+0x2b8> -.*: a7 14 00 00 [ ]*jo 2bc <foo\+0x2bc> -.*: a7 24 00 00 [ ]*jh 2c0 <foo\+0x2c0> -.*: a7 84 00 00 [ ]*je 2c4 <foo\+0x2c4> +.*: a7 f4 00 00 [ ]*j 278 <foo\+0x278> +.*: a7 84 00 00 [ ]*je 27c <foo\+0x27c> +.*: a7 24 00 00 [ ]*jh 280 <foo\+0x280> +.*: a7 a4 00 00 [ ]*jhe 284 <foo\+0x284> +.*: a7 44 00 00 [ ]*jl 288 <foo\+0x288> +.*: a7 c4 00 00 [ ]*jle 28c <foo\+0x28c> +.*: a7 64 00 00 [ ]*jlh 290 <foo\+0x290> +.*: a7 44 00 00 [ ]*jl 294 <foo\+0x294> +.*: a7 74 00 00 [ ]*jne 298 <foo\+0x298> +.*: a7 d4 00 00 [ ]*jnh 29c <foo\+0x29c> +.*: a7 54 00 00 [ ]*jnhe 2a0 <foo\+0x2a0> +.*: a7 b4 00 00 [ ]*jnl 2a4 <foo\+0x2a4> +.*: a7 34 00 00 [ ]*jnle 2a8 <foo\+0x2a8> +.*: a7 94 00 00 [ ]*jnlh 2ac <foo\+0x2ac> +.*: a7 b4 00 00 [ ]*jnl 2b0 <foo\+0x2b0> +.*: a7 e4 00 00 [ ]*jno 2b4 <foo\+0x2b4> +.*: a7 d4 00 00 [ ]*jnh 2b8 <foo\+0x2b8> +.*: a7 74 00 00 [ ]*jne 2bc <foo\+0x2bc> +.*: a7 14 00 00 [ ]*jo 2c0 <foo\+0x2c0> +.*: a7 24 00 00 [ ]*jh 2c4 <foo\+0x2c4> +.*: a7 84 00 00 [ ]*je 2c8 <foo\+0x2c8> .*: ed 65 af ff 00 18 [ ]*kdb %f6,4095\(%r5,%r10\) .*: b3 18 00 69 [ ]*kdbr %f6,%f9 .*: ed 65 af ff 00 08 [ ]*keb %f6,4095\(%r5,%r10\) @@ -372,6 +373,7 @@ Disassembly of section .text: .*: b3 0b 00 69 [ ]*sebr %f6,%f9 .*: 3b 69 [ ]*ser %f6,%f9 .*: b3 84 00 69 [ ]*sfpc %r6,%r9 +.*: b3 84 00 60 [ ]*sfpc %r6 .*: 4b 65 af ff [ ]*sh %r6,4095\(%r5,%r10\) .*: b2 14 5f ff [ ]*sie 4095\(%r5\) .*: b2 74 5f ff [ ]*siga 4095\(%r5\) diff --git a/gas/testsuite/gas/s390/esa-g5.s b/gas/testsuite/gas/s390/esa-g5.s index d0bfb20..1bdc4da 100644 --- a/gas/testsuite/gas/s390/esa-g5.s +++ b/gas/testsuite/gas/s390/esa-g5.s @@ -151,6 +151,7 @@ foo: ed 4095(256,%r5),4095(%r10) edmk 4095(256,%r5),4095(%r10) efpc %r6,%r9 + efpc %r6 epar %r6 ereg %r6,%r9 esar %r6 @@ -366,6 +367,7 @@ foo: sebr %f6,%f9 ser %f6,%f9 sfpc %r6,%r9 + sfpc %r6 sh %r6,4095(%r5,%r10) sie 4095(%r5) siga 4095(%r5) diff --git a/gas/testsuite/gas/s390/esa-z9-109.d b/gas/testsuite/gas/s390/esa-z9-109.d index c379c46..d9cfcae 100644 --- a/gas/testsuite/gas/s390/esa-z9-109.d +++ b/gas/testsuite/gas/s390/esa-z9-109.d @@ -7,7 +7,11 @@ Disassembly of section .text: .* <foo>: .*: b9 93 f0 68 [ ]*troo %r6,%r8,15 +.*: b9 93 00 68 [ ]*troo %r6,%r8 .*: b9 92 f0 68 [ ]*trot %r6,%r8,15 +.*: b9 92 00 68 [ ]*trot %r6,%r8 .*: b9 91 f0 68 [ ]*trto %r6,%r8,15 +.*: b9 91 00 68 [ ]*trto %r6,%r8 .*: b9 90 f0 68 [ ]*trtt %r6,%r8,15 +.*: b9 90 00 68 [ ]*trtt %r6,%r8 .*: b2 2b 00 69 [ ]*sske %r6,%r9 diff --git a/gas/testsuite/gas/s390/esa-z9-109.s b/gas/testsuite/gas/s390/esa-z9-109.s index 438f76e..c11fd38 100644 --- a/gas/testsuite/gas/s390/esa-z9-109.s +++ b/gas/testsuite/gas/s390/esa-z9-109.s @@ -1,9 +1,13 @@ .text foo: troo %r6,%r8,15 + troo %r6,%r8 trot %r6,%r8,15 + trot %r6,%r8 trto %r6,%r8,15 + trto %r6,%r8 trtt %r6,%r8,15 + trtt %r6,%r8 # z9-109 z/Architecture mode extended sske with an additional parameter # make sure the old version still works for esa sske %r6,%r9 diff --git a/gas/testsuite/gas/s390/s390.exp b/gas/testsuite/gas/s390/s390.exp index 8dee249..734e86c 100644 --- a/gas/testsuite/gas/s390/s390.exp +++ b/gas/testsuite/gas/s390/s390.exp @@ -27,6 +27,7 @@ if [expr [istarget "s390-*-*"] || [istarget "s390x-*-*"]] then { run_dump_test "zarch-z10" "{as -m64} {as -march=z10}" run_dump_test "zarch-z196" "{as -m64} {as -march=z196}" run_dump_test "zarch-zEC12" "{as -m64} {as -march=zEC12}" + run_dump_test "zarch-z13" "{as -m64} {as -march=z13}" run_dump_test "zarch-reloc" "{as -m64}" run_dump_test "zarch-operands" "{as -m64} {as -march=z9-109}" run_dump_test "zarch-machine" "{as -m64} {as -march=z900}" diff --git a/gas/testsuite/gas/s390/zarch-z10.d b/gas/testsuite/gas/s390/zarch-z10.d index 9f94875..50a7138 100644 --- a/gas/testsuite/gas/s390/zarch-z10.d +++ b/gas/testsuite/gas/s390/zarch-z10.d @@ -371,9 +371,9 @@ Disassembly of section .text: .*: b9 a2 00 60 [ ]*ptf %r6 .*: b9 af 00 67 [ ]*pfmf %r6,%r7 .*: b9 bf a0 67 [ ]*trte %r6,%r7,10 -.*: b9 bf 00 67 [ ]*trte %r6,%r7,0 +.*: b9 bf 00 67 [ ]*trte %r6,%r7 .*: b9 bd a0 67 [ ]*trtre %r6,%r7,10 -.*: b9 bd 00 67 [ ]*trtre %r6,%r7,0 +.*: b9 bd 00 67 [ ]*trtre %r6,%r7 .*: b2 ed 00 67 [ ]*ecpga %r6,%r7 .*: b2 e4 00 67 [ ]*ecctr %r6,%r7 .*: b2 e5 00 67 [ ]*epctr %r6,%r7 diff --git a/gas/testsuite/gas/s390/zarch-z13.d b/gas/testsuite/gas/s390/zarch-z13.d new file mode 100644 index 0000000..f74b9f8 --- /dev/null +++ b/gas/testsuite/gas/s390/zarch-z13.d @@ -0,0 +1,548 @@ +#name: s390x opcode +#objdump: -dr + +.*: +file format .* + +Disassembly of section .text: + +.* <foo>: +.*: e7 69 bf a0 d0 27 [ ]*lcbb %r6,4000\(%r9,%r11\),13 +.*: e7 f6 9f a0 d0 13 [ ]*vgef %v15,4000\(%v6,%r9\),13 +.*: e7 f6 9f a0 d0 12 [ ]*vgeg %v15,4000\(%v6,%r9\),13 +.*: e7 f0 ff fd 00 44 [ ]*vgbm %v15,65533 +.*: e7 f0 00 00 00 44 [ ]*vzero %v15 +.*: e7 f0 ff ff 00 44 [ ]*vone %v15 +.*: e7 f0 fd fc b0 46 [ ]*vgm %v15,253,252,11 +.*: e7 f0 fd fc 00 46 [ ]*vgmb %v15,253,252 +.*: e7 f0 fd fc 10 46 [ ]*vgmh %v15,253,252 +.*: e7 f0 fd fc 20 46 [ ]*vgmf %v15,253,252 +.*: e7 f0 fd fc 30 46 [ ]*vgmg %v15,253,252 +.*: e7 f6 9f a0 00 06 [ ]*vl %v15,4000\(%r6,%r9\) +.*: e7 f1 00 00 04 56 [ ]*vlr %v15,%v17 +.*: e7 f6 9f a0 d0 05 [ ]*vlrep %v15,4000\(%r6,%r9\),13 +.*: e7 f6 9f a0 00 05 [ ]*vlrepb %v15,4000\(%r6,%r9\) +.*: e7 f6 9f a0 10 05 [ ]*vlreph %v15,4000\(%r6,%r9\) +.*: e7 f6 9f a0 20 05 [ ]*vlrepf %v15,4000\(%r6,%r9\) +.*: e7 f6 9f a0 30 05 [ ]*vlrepg %v15,4000\(%r6,%r9\) +.*: e7 f6 9f a0 d0 00 [ ]*vleb %v15,4000\(%r6,%r9\),13 +.*: e7 f6 9f a0 d0 01 [ ]*vleh %v15,4000\(%r6,%r9\),13 +.*: e7 f6 9f a0 d0 03 [ ]*vlef %v15,4000\(%r6,%r9\),13 +.*: e7 f6 9f a0 d0 02 [ ]*vleg %v15,4000\(%r6,%r9\),13 +.*: e7 f0 80 03 c0 40 [ ]*vleib %v15,-32765,12 +.*: e7 f0 80 03 c0 41 [ ]*vleih %v15,-32765,12 +.*: e7 f0 80 03 c0 43 [ ]*vleif %v15,-32765,12 +.*: e7 f0 80 03 c0 42 [ ]*vleig %v15,-32765,12 +.*: e7 6f 9f a0 d0 21 [ ]*vlgv %r6,%v15,4000\(%r9\),13 +.*: e7 6f 9f a0 00 21 [ ]*vlgvb %r6,%v15,4000\(%r9\) +.*: e7 6f 9f a0 10 21 [ ]*vlgvh %r6,%v15,4000\(%r9\) +.*: e7 6f 9f a0 20 21 [ ]*vlgvf %r6,%v15,4000\(%r9\) +.*: e7 6f 9f a0 30 21 [ ]*vlgvg %r6,%v15,4000\(%r9\) +.*: e7 f6 9f a0 d0 04 [ ]*vllez %v15,4000\(%r6,%r9\),13 +.*: e7 f6 9f a0 00 04 [ ]*vllezb %v15,4000\(%r6,%r9\) +.*: e7 f6 9f a0 10 04 [ ]*vllezh %v15,4000\(%r6,%r9\) +.*: e7 f6 9f a0 20 04 [ ]*vllezf %v15,4000\(%r6,%r9\) +.*: e7 f6 9f a0 30 04 [ ]*vllezg %v15,4000\(%r6,%r9\) +.*: e7 f1 6f a0 04 36 [ ]*vlm %v15,%v17,4000\(%r6\) +.*: e7 f6 9f a0 d0 07 [ ]*vlbb %v15,4000\(%r6,%r9\),13 +.*: e7 f6 9f a0 d0 22 [ ]*vlvg %v15,%r6,4000\(%r9\),13 +.*: e7 f6 9f a0 00 22 [ ]*vlvgb %v15,%r6,4000\(%r9\) +.*: e7 f6 9f a0 10 22 [ ]*vlvgh %v15,%r6,4000\(%r9\) +.*: e7 f6 9f a0 20 22 [ ]*vlvgf %v15,%r6,4000\(%r9\) +.*: e7 f6 9f a0 30 22 [ ]*vlvgg %v15,%r6,4000\(%r9\) +.*: e7 f6 90 00 00 62 [ ]*vlvgp %v15,%r6,%r9 +.*: e7 f6 9f a0 00 37 [ ]*vll %v15,%r6,4000\(%r9\) +.*: e7 f1 40 00 d6 61 [ ]*vmrh %v15,%v17,%v20,13 +.*: e7 f1 40 00 06 61 [ ]*vmrhb %v15,%v17,%v20 +.*: e7 f1 40 00 16 61 [ ]*vmrhh %v15,%v17,%v20 +.*: e7 f1 40 00 26 61 [ ]*vmrhf %v15,%v17,%v20 +.*: e7 f1 40 00 36 61 [ ]*vmrhg %v15,%v17,%v20 +.*: e7 f1 40 00 d6 60 [ ]*vmrl %v15,%v17,%v20,13 +.*: e7 f1 40 00 06 60 [ ]*vmrlb %v15,%v17,%v20 +.*: e7 f1 40 00 16 60 [ ]*vmrlh %v15,%v17,%v20 +.*: e7 f1 40 00 26 60 [ ]*vmrlf %v15,%v17,%v20 +.*: e7 f1 40 00 36 60 [ ]*vmrlg %v15,%v17,%v20 +.*: e7 f1 40 00 d6 94 [ ]*vpk %v15,%v17,%v20,13 +.*: e7 f1 40 00 16 94 [ ]*vpkh %v15,%v17,%v20 +.*: e7 f1 40 00 26 94 [ ]*vpkf %v15,%v17,%v20 +.*: e7 f1 40 00 36 94 [ ]*vpkg %v15,%v17,%v20 +.*: e7 f1 40 c0 d6 97 [ ]*vpks %v15,%v17,%v20,13,12 +.*: e7 f1 40 00 16 97 [ ]*vpksh %v15,%v17,%v20 +.*: e7 f1 40 00 26 97 [ ]*vpksf %v15,%v17,%v20 +.*: e7 f1 40 00 36 97 [ ]*vpksg %v15,%v17,%v20 +.*: e7 f1 40 10 16 97 [ ]*vpkshs %v15,%v17,%v20 +.*: e7 f1 40 10 26 97 [ ]*vpksfs %v15,%v17,%v20 +.*: e7 f1 40 10 36 97 [ ]*vpksgs %v15,%v17,%v20 +.*: e7 f1 40 c0 d6 95 [ ]*vpkls %v15,%v17,%v20,13,12 +.*: e7 f1 40 00 16 95 [ ]*vpklsh %v15,%v17,%v20 +.*: e7 f1 40 00 26 95 [ ]*vpklsf %v15,%v17,%v20 +.*: e7 f1 40 00 36 95 [ ]*vpklsg %v15,%v17,%v20 +.*: e7 f1 40 10 16 95 [ ]*vpklshs %v15,%v17,%v20 +.*: e7 f1 40 10 26 95 [ ]*vpklsfs %v15,%v17,%v20 +.*: e7 f1 40 10 36 95 [ ]*vpklsgs %v15,%v17,%v20 +.*: e7 f1 40 00 87 8c [ ]*vperm %v15,%v17,%v20,%v24 +.*: e7 f1 40 00 d6 84 [ ]*vpdi %v15,%v17,%v20,13 +.*: e7 f1 ff fd c4 4d [ ]*vrep %v15,%v17,65533,12 +.*: e7 f1 ff fd 04 4d [ ]*vrepb %v15,%v17,65533 +.*: e7 f1 ff fd 14 4d [ ]*vreph %v15,%v17,65533 +.*: e7 f1 ff fd 24 4d [ ]*vrepf %v15,%v17,65533 +.*: e7 f1 ff fd 34 4d [ ]*vrepg %v15,%v17,65533 +.*: e7 f0 80 03 c0 45 [ ]*vrepi %v15,-32765,12 +.*: e7 f0 80 03 00 45 [ ]*vrepib %v15,-32765 +.*: e7 f0 80 03 10 45 [ ]*vrepih %v15,-32765 +.*: e7 f0 80 03 20 45 [ ]*vrepif %v15,-32765 +.*: e7 f0 80 03 30 45 [ ]*vrepig %v15,-32765 +.*: e7 f6 9f a0 d0 1b [ ]*vscef %v15,4000\(%v6,%r9\),13 +.*: e7 f6 9f a0 d0 1a [ ]*vsceg %v15,4000\(%v6,%r9\),13 +.*: e7 f1 40 00 87 8d [ ]*vsel %v15,%v17,%v20,%v24 +.*: e7 f1 00 00 d4 5f [ ]*vseg %v15,%v17,13 +.*: e7 f1 00 00 04 5f [ ]*vsegb %v15,%v17 +.*: e7 f1 00 00 14 5f [ ]*vsegh %v15,%v17 +.*: e7 f1 00 00 24 5f [ ]*vsegf %v15,%v17 +.*: e7 f6 9f a0 00 0e [ ]*vst %v15,4000\(%r6,%r9\) +.*: e7 f6 9f a0 d0 08 [ ]*vsteb %v15,4000\(%r6,%r9\),13 +.*: e7 f6 9f a0 d0 09 [ ]*vsteh %v15,4000\(%r6,%r9\),13 +.*: e7 f6 9f a0 d0 0b [ ]*vstef %v15,4000\(%r6,%r9\),13 +.*: e7 f6 9f a0 d0 0a [ ]*vsteg %v15,4000\(%r6,%r9\),13 +.*: e7 f1 6f a0 04 3e [ ]*vstm %v15,%v17,4000\(%r6\) +.*: e7 f6 9f a0 00 3f [ ]*vstl %v15,%r6,4000\(%r9\) +.*: e7 f1 00 00 d4 d7 [ ]*vuph %v15,%v17,13 +.*: e7 f1 00 00 04 d7 [ ]*vuphb %v15,%v17 +.*: e7 f1 00 00 14 d7 [ ]*vuphh %v15,%v17 +.*: e7 f1 00 00 24 d7 [ ]*vuphf %v15,%v17 +.*: e7 f1 00 00 d4 d5 [ ]*vuplh %v15,%v17,13 +.*: e7 f1 00 00 04 d5 [ ]*vuplhb %v15,%v17 +.*: e7 f1 00 00 14 d5 [ ]*vuplhh %v15,%v17 +.*: e7 f1 00 00 24 d5 [ ]*vuplhf %v15,%v17 +.*: e7 f1 00 00 d4 d6 [ ]*vupl %v15,%v17,13 +.*: e7 f1 00 00 04 d6 [ ]*vuplb %v15,%v17 +.*: e7 f1 00 00 14 d6 [ ]*vuplhw %v15,%v17 +.*: e7 f1 00 00 24 d6 [ ]*vuplf %v15,%v17 +.*: e7 f1 00 00 d4 d4 [ ]*vupll %v15,%v17,13 +.*: e7 f1 00 00 04 d4 [ ]*vupllb %v15,%v17 +.*: e7 f1 00 00 14 d4 [ ]*vupllh %v15,%v17 +.*: e7 f1 00 00 24 d4 [ ]*vupllf %v15,%v17 +.*: e7 f1 40 00 d6 f3 [ ]*va %v15,%v17,%v20,13 +.*: e7 f1 40 00 06 f3 [ ]*vab %v15,%v17,%v20 +.*: e7 f1 40 00 16 f3 [ ]*vah %v15,%v17,%v20 +.*: e7 f1 40 00 26 f3 [ ]*vaf %v15,%v17,%v20 +.*: e7 f1 40 00 36 f3 [ ]*vag %v15,%v17,%v20 +.*: e7 f1 40 00 46 f3 [ ]*vaq %v15,%v17,%v20 +.*: e7 f1 40 00 d6 f1 [ ]*vacc %v15,%v17,%v20,13 +.*: e7 f1 40 00 06 f1 [ ]*vaccb %v15,%v17,%v20 +.*: e7 f1 40 00 16 f1 [ ]*vacch %v15,%v17,%v20 +.*: e7 f1 40 00 26 f1 [ ]*vaccf %v15,%v17,%v20 +.*: e7 f1 40 00 36 f1 [ ]*vaccg %v15,%v17,%v20 +.*: e7 f1 40 00 46 f1 [ ]*vaccq %v15,%v17,%v20 +.*: e7 f1 4d 00 87 bb [ ]*vac %v15,%v17,%v20,%v24,13 +.*: e7 f1 44 00 87 bb [ ]*vacq %v15,%v17,%v20,%v24 +.*: e7 f1 4d 00 87 b9 [ ]*vaccc %v15,%v17,%v20,%v24,13 +.*: e7 f1 44 00 87 b9 [ ]*vacccq %v15,%v17,%v20,%v24 +.*: e7 f1 40 00 06 68 [ ]*vn %v15,%v17,%v20 +.*: e7 f1 40 00 06 69 [ ]*vnc %v15,%v17,%v20 +.*: e7 f1 40 00 d6 f2 [ ]*vavg %v15,%v17,%v20,13 +.*: e7 f1 40 00 06 f2 [ ]*vavgb %v15,%v17,%v20 +.*: e7 f1 40 00 16 f2 [ ]*vavgh %v15,%v17,%v20 +.*: e7 f1 40 00 26 f2 [ ]*vavgf %v15,%v17,%v20 +.*: e7 f1 40 00 36 f2 [ ]*vavgg %v15,%v17,%v20 +.*: e7 f1 40 00 d6 f0 [ ]*vavgl %v15,%v17,%v20,13 +.*: e7 f1 40 00 06 f0 [ ]*vavglb %v15,%v17,%v20 +.*: e7 f1 40 00 16 f0 [ ]*vavglh %v15,%v17,%v20 +.*: e7 f1 40 00 26 f0 [ ]*vavglf %v15,%v17,%v20 +.*: e7 f1 40 00 36 f0 [ ]*vavglg %v15,%v17,%v20 +.*: e7 f1 40 00 06 66 [ ]*vcksm %v15,%v17,%v20 +.*: e7 f1 00 00 d4 db [ ]*vec %v15,%v17,13 +.*: e7 f1 00 00 04 db [ ]*vecb %v15,%v17 +.*: e7 f1 00 00 14 db [ ]*vech %v15,%v17 +.*: e7 f1 00 00 24 db [ ]*vecf %v15,%v17 +.*: e7 f1 00 00 34 db [ ]*vecg %v15,%v17 +.*: e7 f1 00 00 d4 d9 [ ]*vecl %v15,%v17,13 +.*: e7 f1 00 00 04 d9 [ ]*veclb %v15,%v17 +.*: e7 f1 00 00 14 d9 [ ]*veclh %v15,%v17 +.*: e7 f1 00 00 24 d9 [ ]*veclf %v15,%v17 +.*: e7 f1 00 00 34 d9 [ ]*veclg %v15,%v17 +.*: e7 f1 40 c0 d6 f8 [ ]*vceq %v15,%v17,%v20,13,12 +.*: e7 f1 40 00 06 f8 [ ]*vceqb %v15,%v17,%v20 +.*: e7 f1 40 00 16 f8 [ ]*vceqh %v15,%v17,%v20 +.*: e7 f1 40 00 26 f8 [ ]*vceqf %v15,%v17,%v20 +.*: e7 f1 40 00 36 f8 [ ]*vceqg %v15,%v17,%v20 +.*: e7 f1 40 10 06 f8 [ ]*vceqbs %v15,%v17,%v20 +.*: e7 f1 40 10 16 f8 [ ]*vceqhs %v15,%v17,%v20 +.*: e7 f1 40 10 26 f8 [ ]*vceqfs %v15,%v17,%v20 +.*: e7 f1 40 10 36 f8 [ ]*vceqgs %v15,%v17,%v20 +.*: e7 f1 40 c0 d6 fb [ ]*vch %v15,%v17,%v20,13,12 +.*: e7 f1 40 00 06 fb [ ]*vchb %v15,%v17,%v20 +.*: e7 f1 40 00 16 fb [ ]*vchh %v15,%v17,%v20 +.*: e7 f1 40 00 26 fb [ ]*vchf %v15,%v17,%v20 +.*: e7 f1 40 00 36 fb [ ]*vchg %v15,%v17,%v20 +.*: e7 f1 40 10 06 fb [ ]*vchbs %v15,%v17,%v20 +.*: e7 f1 40 10 16 fb [ ]*vchhs %v15,%v17,%v20 +.*: e7 f1 40 10 26 fb [ ]*vchfs %v15,%v17,%v20 +.*: e7 f1 40 10 36 fb [ ]*vchgs %v15,%v17,%v20 +.*: e7 f1 40 c0 d6 f9 [ ]*vchl %v15,%v17,%v20,13,12 +.*: e7 f1 40 00 06 f9 [ ]*vchlb %v15,%v17,%v20 +.*: e7 f1 40 00 16 f9 [ ]*vchlh %v15,%v17,%v20 +.*: e7 f1 40 00 26 f9 [ ]*vchlf %v15,%v17,%v20 +.*: e7 f1 40 00 36 f9 [ ]*vchlg %v15,%v17,%v20 +.*: e7 f1 40 10 06 f9 [ ]*vchlbs %v15,%v17,%v20 +.*: e7 f1 40 10 16 f9 [ ]*vchlhs %v15,%v17,%v20 +.*: e7 f1 40 10 26 f9 [ ]*vchlfs %v15,%v17,%v20 +.*: e7 f1 40 10 36 f9 [ ]*vchlgs %v15,%v17,%v20 +.*: e7 f1 00 00 d4 53 [ ]*vclz %v15,%v17,13 +.*: e7 f1 00 00 04 53 [ ]*vclzb %v15,%v17 +.*: e7 f1 00 00 14 53 [ ]*vclzh %v15,%v17 +.*: e7 f1 00 00 24 53 [ ]*vclzf %v15,%v17 +.*: e7 f1 00 00 34 53 [ ]*vclzg %v15,%v17 +.*: e7 f1 00 00 d4 52 [ ]*vctz %v15,%v17,13 +.*: e7 f1 00 00 04 52 [ ]*vctzb %v15,%v17 +.*: e7 f1 00 00 14 52 [ ]*vctzh %v15,%v17 +.*: e7 f1 00 00 24 52 [ ]*vctzf %v15,%v17 +.*: e7 f1 00 00 34 52 [ ]*vctzg %v15,%v17 +.*: e7 f1 40 00 06 6d [ ]*vx %v15,%v17,%v20 +.*: e7 f1 40 00 d6 b4 [ ]*vgfm %v15,%v17,%v20,13 +.*: e7 f1 40 00 06 b4 [ ]*vgfmb %v15,%v17,%v20 +.*: e7 f1 40 00 16 b4 [ ]*vgfmh %v15,%v17,%v20 +.*: e7 f1 40 00 26 b4 [ ]*vgfmf %v15,%v17,%v20 +.*: e7 f1 40 00 36 b4 [ ]*vgfmg %v15,%v17,%v20 +.*: e7 f1 4d 00 87 bc [ ]*vgfma %v15,%v17,%v20,%v24,13 +.*: e7 f1 40 00 87 bc [ ]*vgfmab %v15,%v17,%v20,%v24 +.*: e7 f1 41 00 87 bc [ ]*vgfmah %v15,%v17,%v20,%v24 +.*: e7 f1 42 00 87 bc [ ]*vgfmaf %v15,%v17,%v20,%v24 +.*: e7 f1 43 00 87 bc [ ]*vgfmag %v15,%v17,%v20,%v24 +.*: e7 f1 00 00 d4 de [ ]*vlc %v15,%v17,13 +.*: e7 f1 00 00 04 de [ ]*vlcb %v15,%v17 +.*: e7 f1 00 00 14 de [ ]*vlch %v15,%v17 +.*: e7 f1 00 00 24 de [ ]*vlcf %v15,%v17 +.*: e7 f1 00 00 34 de [ ]*vlcg %v15,%v17 +.*: e7 f1 00 00 d4 df [ ]*vlp %v15,%v17,13 +.*: e7 f1 00 00 04 df [ ]*vlpb %v15,%v17 +.*: e7 f1 00 00 14 df [ ]*vlph %v15,%v17 +.*: e7 f1 00 00 24 df [ ]*vlpf %v15,%v17 +.*: e7 f1 00 00 34 df [ ]*vlpg %v15,%v17 +.*: e7 f1 40 00 d6 ff [ ]*vmx %v15,%v17,%v20,13 +.*: e7 f1 40 00 06 ff [ ]*vmxb %v15,%v17,%v20 +.*: e7 f1 40 00 16 ff [ ]*vmxh %v15,%v17,%v20 +.*: e7 f1 40 00 26 ff [ ]*vmxf %v15,%v17,%v20 +.*: e7 f1 40 00 36 ff [ ]*vmxg %v15,%v17,%v20 +.*: e7 f1 40 00 d6 fd [ ]*vmxl %v15,%v17,%v20,13 +.*: e7 f1 40 00 06 fd [ ]*vmxlb %v15,%v17,%v20 +.*: e7 f1 40 00 16 fd [ ]*vmxlh %v15,%v17,%v20 +.*: e7 f1 40 00 26 fd [ ]*vmxlf %v15,%v17,%v20 +.*: e7 f1 40 00 36 fd [ ]*vmxlg %v15,%v17,%v20 +.*: e7 f1 40 00 d6 fe [ ]*vmn %v15,%v17,%v20,13 +.*: e7 f1 40 00 06 fe [ ]*vmnb %v15,%v17,%v20 +.*: e7 f1 40 00 16 fe [ ]*vmnh %v15,%v17,%v20 +.*: e7 f1 40 00 26 fe [ ]*vmnf %v15,%v17,%v20 +.*: e7 f1 40 00 36 fe [ ]*vmng %v15,%v17,%v20 +.*: e7 f1 40 00 d6 fc [ ]*vmnl %v15,%v17,%v20,13 +.*: e7 f1 40 00 06 fc [ ]*vmnlb %v15,%v17,%v20 +.*: e7 f1 40 00 16 fc [ ]*vmnlh %v15,%v17,%v20 +.*: e7 f1 40 00 26 fc [ ]*vmnlf %v15,%v17,%v20 +.*: e7 f1 40 00 36 fc [ ]*vmnlg %v15,%v17,%v20 +.*: e7 f1 4d 00 87 aa [ ]*vmal %v15,%v17,%v20,%v24,13 +.*: e7 f1 40 00 87 aa [ ]*vmalb %v15,%v17,%v20,%v24 +.*: e7 f1 41 00 87 aa [ ]*vmalhw %v15,%v17,%v20,%v24 +.*: e7 f1 42 00 87 aa [ ]*vmalf %v15,%v17,%v20,%v24 +.*: e7 f1 4d 00 87 ab [ ]*vmah %v15,%v17,%v20,%v24,13 +.*: e7 f1 40 00 87 ab [ ]*vmahb %v15,%v17,%v20,%v24 +.*: e7 f1 41 00 87 ab [ ]*vmahh %v15,%v17,%v20,%v24 +.*: e7 f1 42 00 87 ab [ ]*vmahf %v15,%v17,%v20,%v24 +.*: e7 f1 4d 00 87 a9 [ ]*vmalh %v15,%v17,%v20,%v24,13 +.*: e7 f1 40 00 87 a9 [ ]*vmalhb %v15,%v17,%v20,%v24 +.*: e7 f1 41 00 87 a9 [ ]*vmalhh %v15,%v17,%v20,%v24 +.*: e7 f1 42 00 87 a9 [ ]*vmalhf %v15,%v17,%v20,%v24 +.*: e7 f1 4d 00 87 ae [ ]*vmae %v15,%v17,%v20,%v24,13 +.*: e7 f1 40 00 87 ae [ ]*vmaeb %v15,%v17,%v20,%v24 +.*: e7 f1 41 00 87 ae [ ]*vmaeh %v15,%v17,%v20,%v24 +.*: e7 f1 42 00 87 ae [ ]*vmaef %v15,%v17,%v20,%v24 +.*: e7 f1 4d 00 87 ac [ ]*vmale %v15,%v17,%v20,%v24,13 +.*: e7 f1 40 00 87 ac [ ]*vmaleb %v15,%v17,%v20,%v24 +.*: e7 f1 41 00 87 ac [ ]*vmaleh %v15,%v17,%v20,%v24 +.*: e7 f1 42 00 87 ac [ ]*vmalef %v15,%v17,%v20,%v24 +.*: e7 f1 4d 00 87 af [ ]*vmao %v15,%v17,%v20,%v24,13 +.*: e7 f1 40 00 87 af [ ]*vmaob %v15,%v17,%v20,%v24 +.*: e7 f1 41 00 87 af [ ]*vmaoh %v15,%v17,%v20,%v24 +.*: e7 f1 42 00 87 af [ ]*vmaof %v15,%v17,%v20,%v24 +.*: e7 f1 4d 00 87 ad [ ]*vmalo %v15,%v17,%v20,%v24,13 +.*: e7 f1 40 00 87 ad [ ]*vmalob %v15,%v17,%v20,%v24 +.*: e7 f1 41 00 87 ad [ ]*vmaloh %v15,%v17,%v20,%v24 +.*: e7 f1 42 00 87 ad [ ]*vmalof %v15,%v17,%v20,%v24 +.*: e7 f1 40 00 d6 a3 [ ]*vmh %v15,%v17,%v20,13 +.*: e7 f1 40 00 06 a3 [ ]*vmhb %v15,%v17,%v20 +.*: e7 f1 40 00 16 a3 [ ]*vmhh %v15,%v17,%v20 +.*: e7 f1 40 00 26 a3 [ ]*vmhf %v15,%v17,%v20 +.*: e7 f1 40 00 d6 a1 [ ]*vmlh %v15,%v17,%v20,13 +.*: e7 f1 40 00 06 a1 [ ]*vmlhb %v15,%v17,%v20 +.*: e7 f1 40 00 16 a1 [ ]*vmlhh %v15,%v17,%v20 +.*: e7 f1 40 00 26 a1 [ ]*vmlhf %v15,%v17,%v20 +.*: e7 f1 40 00 d6 a2 [ ]*vml %v15,%v17,%v20,13 +.*: e7 f1 40 00 06 a2 [ ]*vmlb %v15,%v17,%v20 +.*: e7 f1 40 00 16 a2 [ ]*vmlhw %v15,%v17,%v20 +.*: e7 f1 40 00 26 a2 [ ]*vmlf %v15,%v17,%v20 +.*: e7 f1 40 00 d6 a6 [ ]*vme %v15,%v17,%v20,13 +.*: e7 f1 40 00 06 a6 [ ]*vmeb %v15,%v17,%v20 +.*: e7 f1 40 00 16 a6 [ ]*vmeh %v15,%v17,%v20 +.*: e7 f1 40 00 26 a6 [ ]*vmef %v15,%v17,%v20 +.*: e7 f1 40 00 d6 a4 [ ]*vmle %v15,%v17,%v20,13 +.*: e7 f1 40 00 06 a4 [ ]*vmleb %v15,%v17,%v20 +.*: e7 f1 40 00 16 a4 [ ]*vmleh %v15,%v17,%v20 +.*: e7 f1 40 00 26 a4 [ ]*vmlef %v15,%v17,%v20 +.*: e7 f1 40 00 d6 a7 [ ]*vmo %v15,%v17,%v20,13 +.*: e7 f1 40 00 06 a7 [ ]*vmob %v15,%v17,%v20 +.*: e7 f1 40 00 16 a7 [ ]*vmoh %v15,%v17,%v20 +.*: e7 f1 40 00 26 a7 [ ]*vmof %v15,%v17,%v20 +.*: e7 f1 40 00 d6 a5 [ ]*vmlo %v15,%v17,%v20,13 +.*: e7 f1 40 00 06 a5 [ ]*vmlob %v15,%v17,%v20 +.*: e7 f1 40 00 16 a5 [ ]*vmloh %v15,%v17,%v20 +.*: e7 f1 40 00 26 a5 [ ]*vmlof %v15,%v17,%v20 +.*: e7 f1 40 00 06 6b [ ]*vno %v15,%v17,%v20 +.*: e7 f1 10 00 06 6b [ ]*vno %v15,%v17,%v17 +.*: e7 f1 40 00 06 6a [ ]*vo %v15,%v17,%v20 +.*: e7 f1 00 00 d4 50 [ ]*vpopct %v15,%v17,13 +.*: e7 f1 40 00 d6 73 [ ]*verllv %v15,%v17,%v20,13 +.*: e7 f1 40 00 06 73 [ ]*verllvb %v15,%v17,%v20 +.*: e7 f1 40 00 16 73 [ ]*verllvh %v15,%v17,%v20 +.*: e7 f1 40 00 26 73 [ ]*verllvf %v15,%v17,%v20 +.*: e7 f1 40 00 36 73 [ ]*verllvg %v15,%v17,%v20 +.*: e7 f1 6f a0 d4 33 [ ]*verll %v15,%v17,4000\(%r6\),13 +.*: e7 f1 6f a0 04 33 [ ]*verllb %v15,%v17,4000\(%r6\) +.*: e7 f1 6f a0 14 33 [ ]*verllh %v15,%v17,4000\(%r6\) +.*: e7 f1 6f a0 24 33 [ ]*verllf %v15,%v17,4000\(%r6\) +.*: e7 f1 6f a0 34 33 [ ]*verllg %v15,%v17,4000\(%r6\) +.*: e7 f1 40 fd c6 72 [ ]*verim %v15,%v17,%v20,253,12 +.*: e7 f1 40 fd 06 72 [ ]*verimb %v15,%v17,%v20,253 +.*: e7 f1 40 fd 16 72 [ ]*verimh %v15,%v17,%v20,253 +.*: e7 f1 40 fd 26 72 [ ]*verimf %v15,%v17,%v20,253 +.*: e7 f1 40 fd 36 72 [ ]*verimg %v15,%v17,%v20,253 +.*: e7 f1 40 00 d6 70 [ ]*veslv %v15,%v17,%v20,13 +.*: e7 f1 40 00 06 70 [ ]*veslvb %v15,%v17,%v20 +.*: e7 f1 40 00 16 70 [ ]*veslvh %v15,%v17,%v20 +.*: e7 f1 40 00 26 70 [ ]*veslvf %v15,%v17,%v20 +.*: e7 f1 40 00 36 70 [ ]*veslvg %v15,%v17,%v20 +.*: e7 f1 6f a0 d4 30 [ ]*vesl %v15,%v17,4000\(%r6\),13 +.*: e7 f1 6f a0 04 30 [ ]*veslb %v15,%v17,4000\(%r6\) +.*: e7 f1 6f a0 14 30 [ ]*veslh %v15,%v17,4000\(%r6\) +.*: e7 f1 6f a0 24 30 [ ]*veslf %v15,%v17,4000\(%r6\) +.*: e7 f1 6f a0 34 30 [ ]*veslg %v15,%v17,4000\(%r6\) +.*: e7 f1 40 00 d6 7a [ ]*vesrav %v15,%v17,%v20,13 +.*: e7 f1 40 00 06 7a [ ]*vesravb %v15,%v17,%v20 +.*: e7 f1 40 00 16 7a [ ]*vesravh %v15,%v17,%v20 +.*: e7 f1 40 00 26 7a [ ]*vesravf %v15,%v17,%v20 +.*: e7 f1 40 00 36 7a [ ]*vesravg %v15,%v17,%v20 +.*: e7 f1 6f a0 d4 3a [ ]*vesra %v15,%v17,4000\(%r6\),13 +.*: e7 f1 6f a0 04 3a [ ]*vesrab %v15,%v17,4000\(%r6\) +.*: e7 f1 6f a0 14 3a [ ]*vesrah %v15,%v17,4000\(%r6\) +.*: e7 f1 6f a0 24 3a [ ]*vesraf %v15,%v17,4000\(%r6\) +.*: e7 f1 6f a0 34 3a [ ]*vesrag %v15,%v17,4000\(%r6\) +.*: e7 f1 40 00 d6 78 [ ]*vesrlv %v15,%v17,%v20,13 +.*: e7 f1 40 00 06 78 [ ]*vesrlvb %v15,%v17,%v20 +.*: e7 f1 40 00 16 78 [ ]*vesrlvh %v15,%v17,%v20 +.*: e7 f1 40 00 26 78 [ ]*vesrlvf %v15,%v17,%v20 +.*: e7 f1 40 00 36 78 [ ]*vesrlvg %v15,%v17,%v20 +.*: e7 f1 6f a0 d4 38 [ ]*vesrl %v15,%v17,4000\(%r6\),13 +.*: e7 f1 6f a0 04 38 [ ]*vesrlb %v15,%v17,4000\(%r6\) +.*: e7 f1 6f a0 14 38 [ ]*vesrlh %v15,%v17,4000\(%r6\) +.*: e7 f1 6f a0 24 38 [ ]*vesrlf %v15,%v17,4000\(%r6\) +.*: e7 f1 6f a0 34 38 [ ]*vesrlg %v15,%v17,4000\(%r6\) +.*: e7 f1 40 00 06 74 [ ]*vsl %v15,%v17,%v20 +.*: e7 f1 40 00 06 75 [ ]*vslb %v15,%v17,%v20 +.*: e7 f1 40 fd 06 77 [ ]*vsldb %v15,%v17,%v20,253 +.*: e7 f1 40 00 06 7e [ ]*vsra %v15,%v17,%v20 +.*: e7 f1 40 00 06 7f [ ]*vsrab %v15,%v17,%v20 +.*: e7 f1 40 00 06 7c [ ]*vsrl %v15,%v17,%v20 +.*: e7 f1 40 00 06 7d [ ]*vsrlb %v15,%v17,%v20 +.*: e7 f1 40 00 d6 f7 [ ]*vs %v15,%v17,%v20,13 +.*: e7 f1 40 00 06 f7 [ ]*vsb %v15,%v17,%v20 +.*: e7 f1 40 00 16 f7 [ ]*vsh %v15,%v17,%v20 +.*: e7 f1 40 00 26 f7 [ ]*vsf %v15,%v17,%v20 +.*: e7 f1 40 00 36 f7 [ ]*vsg %v15,%v17,%v20 +.*: e7 f1 40 00 46 f7 [ ]*vsq %v15,%v17,%v20 +.*: e7 f1 40 00 d6 f5 [ ]*vscbi %v15,%v17,%v20,13 +.*: e7 f1 40 00 06 f5 [ ]*vscbib %v15,%v17,%v20 +.*: e7 f1 40 00 16 f5 [ ]*vscbih %v15,%v17,%v20 +.*: e7 f1 40 00 26 f5 [ ]*vscbif %v15,%v17,%v20 +.*: e7 f1 40 00 36 f5 [ ]*vscbig %v15,%v17,%v20 +.*: e7 f1 40 00 46 f5 [ ]*vscbiq %v15,%v17,%v20 +.*: e7 f1 4d 00 87 bf [ ]*vsbi %v15,%v17,%v20,%v24,13 +.*: e7 f1 44 00 87 bf [ ]*vsbiq %v15,%v17,%v20,%v24 +.*: e7 f1 4d 00 87 bd [ ]*vsbcbi %v15,%v17,%v20,%v24,13 +.*: e7 f1 44 00 87 bd [ ]*vsbcbiq %v15,%v17,%v20,%v24 +.*: e7 f1 40 00 d6 65 [ ]*vsumg %v15,%v17,%v20,13 +.*: e7 f1 40 00 16 65 [ ]*vsumgh %v15,%v17,%v20 +.*: e7 f1 40 00 26 65 [ ]*vsumgf %v15,%v17,%v20 +.*: e7 f1 40 00 d6 67 [ ]*vsumq %v15,%v17,%v20,13 +.*: e7 f1 40 00 26 67 [ ]*vsumqf %v15,%v17,%v20 +.*: e7 f1 40 00 36 67 [ ]*vsumqg %v15,%v17,%v20 +.*: e7 f1 40 00 d6 64 [ ]*vsum %v15,%v17,%v20,13 +.*: e7 f1 40 00 06 64 [ ]*vsumb %v15,%v17,%v20 +.*: e7 f1 40 00 16 64 [ ]*vsumh %v15,%v17,%v20 +.*: e7 f1 00 00 04 d8 [ ]*vtm %v15,%v17 +.*: e7 f1 40 00 d6 82 [ ]*vfae %v15,%v17,%v20,13 +.*: e7 f1 40 c0 d6 82 [ ]*vfae %v15,%v17,%v20,13,12 +.*: e7 f1 40 00 06 82 [ ]*vfaeb %v15,%v17,%v20 +.*: e7 f1 40 d0 06 82 [ ]*vfaebs %v15,%v17,%v20,12 +.*: e7 f1 40 00 16 82 [ ]*vfaeh %v15,%v17,%v20 +.*: e7 f1 40 d0 16 82 [ ]*vfaehs %v15,%v17,%v20,12 +.*: e7 f1 40 00 26 82 [ ]*vfaef %v15,%v17,%v20 +.*: e7 f1 40 d0 26 82 [ ]*vfaefs %v15,%v17,%v20,12 +.*: e7 f1 40 10 06 82 [ ]*vfaebs %v15,%v17,%v20 +.*: e7 f1 40 d0 06 82 [ ]*vfaebs %v15,%v17,%v20,12 +.*: e7 f1 40 10 16 82 [ ]*vfaehs %v15,%v17,%v20 +.*: e7 f1 40 d0 16 82 [ ]*vfaehs %v15,%v17,%v20,12 +.*: e7 f1 40 10 26 82 [ ]*vfaefs %v15,%v17,%v20 +.*: e7 f1 40 d0 26 82 [ ]*vfaefs %v15,%v17,%v20,12 +.*: e7 f1 40 20 06 82 [ ]*vfaezb %v15,%v17,%v20 +.*: e7 f1 40 f0 06 82 [ ]*vfaezbs %v15,%v17,%v20,12 +.*: e7 f1 40 20 16 82 [ ]*vfaezh %v15,%v17,%v20 +.*: e7 f1 40 f0 16 82 [ ]*vfaezhs %v15,%v17,%v20,12 +.*: e7 f1 40 20 26 82 [ ]*vfaezf %v15,%v17,%v20 +.*: e7 f1 40 f0 26 82 [ ]*vfaezfs %v15,%v17,%v20,12 +.*: e7 f1 40 30 06 82 [ ]*vfaezbs %v15,%v17,%v20 +.*: e7 f1 40 f0 06 82 [ ]*vfaezbs %v15,%v17,%v20,12 +.*: e7 f1 40 30 16 82 [ ]*vfaezhs %v15,%v17,%v20 +.*: e7 f1 40 f0 16 82 [ ]*vfaezhs %v15,%v17,%v20,12 +.*: e7 f1 40 30 26 82 [ ]*vfaezfs %v15,%v17,%v20 +.*: e7 f1 40 f0 26 82 [ ]*vfaezfs %v15,%v17,%v20,12 +.*: e7 f1 40 00 d6 80 [ ]*vfee %v15,%v17,%v20,13 +.*: e7 f1 40 c0 d6 80 [ ]*vfee %v15,%v17,%v20,13,12 +.*: e7 f1 40 00 06 80 [ ]*vfeeb %v15,%v17,%v20 +.*: e7 f1 40 d0 06 80 [ ]*vfeeb %v15,%v17,%v20,13 +.*: e7 f1 40 00 16 80 [ ]*vfeeh %v15,%v17,%v20 +.*: e7 f1 40 d0 16 80 [ ]*vfeeh %v15,%v17,%v20,13 +.*: e7 f1 40 00 26 80 [ ]*vfeef %v15,%v17,%v20 +.*: e7 f1 40 d0 26 80 [ ]*vfeef %v15,%v17,%v20,13 +.*: e7 f1 40 10 06 80 [ ]*vfeebs %v15,%v17,%v20 +.*: e7 f1 40 10 16 80 [ ]*vfeehs %v15,%v17,%v20 +.*: e7 f1 40 10 26 80 [ ]*vfeefs %v15,%v17,%v20 +.*: e7 f1 40 20 06 80 [ ]*vfeezb %v15,%v17,%v20 +.*: e7 f1 40 20 16 80 [ ]*vfeezh %v15,%v17,%v20 +.*: e7 f1 40 20 26 80 [ ]*vfeezf %v15,%v17,%v20 +.*: e7 f1 40 30 06 80 [ ]*vfeezbs %v15,%v17,%v20 +.*: e7 f1 40 30 16 80 [ ]*vfeezhs %v15,%v17,%v20 +.*: e7 f1 40 30 26 80 [ ]*vfeezfs %v15,%v17,%v20 +.*: e7 f1 40 00 d6 81 [ ]*vfene %v15,%v17,%v20,13 +.*: e7 f1 40 c0 d6 81 [ ]*vfene %v15,%v17,%v20,13,12 +.*: e7 f1 40 00 06 81 [ ]*vfeneb %v15,%v17,%v20 +.*: e7 f1 40 d0 06 81 [ ]*vfeneb %v15,%v17,%v20,13 +.*: e7 f1 40 00 16 81 [ ]*vfeneh %v15,%v17,%v20 +.*: e7 f1 40 d0 16 81 [ ]*vfeneh %v15,%v17,%v20,13 +.*: e7 f1 40 00 26 81 [ ]*vfenef %v15,%v17,%v20 +.*: e7 f1 40 d0 26 81 [ ]*vfenef %v15,%v17,%v20,13 +.*: e7 f1 40 10 06 81 [ ]*vfenebs %v15,%v17,%v20 +.*: e7 f1 40 10 16 81 [ ]*vfenehs %v15,%v17,%v20 +.*: e7 f1 40 10 26 81 [ ]*vfenefs %v15,%v17,%v20 +.*: e7 f1 40 20 06 81 [ ]*vfenezb %v15,%v17,%v20 +.*: e7 f1 40 20 16 81 [ ]*vfenezh %v15,%v17,%v20 +.*: e7 f1 40 20 26 81 [ ]*vfenezf %v15,%v17,%v20 +.*: e7 f1 40 30 06 81 [ ]*vfenezbs %v15,%v17,%v20 +.*: e7 f1 40 30 16 81 [ ]*vfenezhs %v15,%v17,%v20 +.*: e7 f1 40 30 26 81 [ ]*vfenezfs %v15,%v17,%v20 +.*: e7 f1 00 00 d4 5c [ ]*vistr %v15,%v17,13 +.*: e7 f1 00 c0 d4 5c [ ]*vistr %v15,%v17,13,12 +.*: e7 f1 00 00 04 5c [ ]*vistrb %v15,%v17 +.*: e7 f1 00 d0 04 5c [ ]*vistrb %v15,%v17,13 +.*: e7 f1 00 00 14 5c [ ]*vistrh %v15,%v17 +.*: e7 f1 00 d0 14 5c [ ]*vistrh %v15,%v17,13 +.*: e7 f1 00 00 24 5c [ ]*vistrf %v15,%v17 +.*: e7 f1 00 d0 24 5c [ ]*vistrf %v15,%v17,13 +.*: e7 f1 00 10 04 5c [ ]*vistrbs %v15,%v17 +.*: e7 f1 00 10 14 5c [ ]*vistrhs %v15,%v17 +.*: e7 f1 00 10 24 5c [ ]*vistrfs %v15,%v17 +.*: e7 f1 4d 00 87 8a [ ]*vstrc %v15,%v17,%v20,%v24,13 +.*: e7 f1 4d c0 87 8a [ ]*vstrc %v15,%v17,%v20,%v24,13,12 +.*: e7 f1 40 00 87 8a [ ]*vstrcb %v15,%v17,%v20,%v24 +.*: e7 f1 40 d0 87 8a [ ]*vstrcbs %v15,%v17,%v20,%v24,12 +.*: e7 f1 41 00 87 8a [ ]*vstrch %v15,%v17,%v20,%v24 +.*: e7 f1 41 d0 87 8a [ ]*vstrchs %v15,%v17,%v20,%v24,12 +.*: e7 f1 42 00 87 8a [ ]*vstrcf %v15,%v17,%v20,%v24 +.*: e7 f1 42 d0 87 8a [ ]*vstrcfs %v15,%v17,%v20,%v24,12 +.*: e7 f1 40 10 87 8a [ ]*vstrcbs %v15,%v17,%v20,%v24 +.*: e7 f1 40 d0 87 8a [ ]*vstrcbs %v15,%v17,%v20,%v24,12 +.*: e7 f1 41 10 87 8a [ ]*vstrchs %v15,%v17,%v20,%v24 +.*: e7 f1 41 d0 87 8a [ ]*vstrchs %v15,%v17,%v20,%v24,12 +.*: e7 f1 42 10 87 8a [ ]*vstrcfs %v15,%v17,%v20,%v24 +.*: e7 f1 42 d0 87 8a [ ]*vstrcfs %v15,%v17,%v20,%v24,12 +.*: e7 f1 40 20 87 8a [ ]*vstrczb %v15,%v17,%v20,%v24 +.*: e7 f1 40 f0 87 8a [ ]*vstrczbs %v15,%v17,%v20,%v24,12 +.*: e7 f1 41 20 87 8a [ ]*vstrczh %v15,%v17,%v20,%v24 +.*: e7 f1 41 f0 87 8a [ ]*vstrczhs %v15,%v17,%v20,%v24,12 +.*: e7 f1 42 20 87 8a [ ]*vstrczf %v15,%v17,%v20,%v24 +.*: e7 f1 42 f0 87 8a [ ]*vstrczfs %v15,%v17,%v20,%v24,12 +.*: e7 f1 40 30 87 8a [ ]*vstrczbs %v15,%v17,%v20,%v24 +.*: e7 f1 40 f0 87 8a [ ]*vstrczbs %v15,%v17,%v20,%v24,12 +.*: e7 f1 41 30 87 8a [ ]*vstrczhs %v15,%v17,%v20,%v24 +.*: e7 f1 41 f0 87 8a [ ]*vstrczhs %v15,%v17,%v20,%v24,12 +.*: e7 f1 42 30 87 8a [ ]*vstrczfs %v15,%v17,%v20,%v24 +.*: e7 f1 42 f0 87 8a [ ]*vstrczfs %v15,%v17,%v20,%v24,12 +.*: e7 f1 40 0c d6 e3 [ ]*vfa %v15,%v17,%v20,13,12 +.*: e7 f1 40 00 36 e3 [ ]*vfadb %v15,%v17,%v20 +.*: e7 f1 40 08 36 e3 [ ]*wfadb %v15,%v17,%v20 +.*: e7 f1 00 cd 04 cb [ ]*wfc %v15,%v17,13,12 +.*: e7 f1 00 00 34 cb [ ]*wfcdb %v15,%v17 +.*: e7 f1 00 cd 04 ca [ ]*wfk %v15,%v17,13,12 +.*: e7 f1 00 00 34 ca [ ]*wfkdb %v15,%v17 +.*: e7 f1 40 00 06 e8 [ ]*vfce %v15,%v17,%v20 +.*: e7 f1 40 00 36 e8 [ ]*vfcedb %v15,%v17,%v20 +.*: e7 f1 40 10 36 e8 [ ]*vfcedbs %v15,%v17,%v20 +.*: e7 f1 40 08 36 e8 [ ]*wfcedb %v15,%v17,%v20 +.*: e7 f1 40 18 36 e8 [ ]*wfcedbs %v15,%v17,%v20 +.*: e7 f1 40 bc d6 eb [ ]*vfch %v15,%v17,%v20,13,12,11 +.*: e7 f1 40 00 36 eb [ ]*vfchdb %v15,%v17,%v20 +.*: e7 f1 40 10 36 eb [ ]*vfchdbs %v15,%v17,%v20 +.*: e7 f1 40 08 36 eb [ ]*wfchdb %v15,%v17,%v20 +.*: e7 f1 40 18 36 eb [ ]*wfchdbs %v15,%v17,%v20 +.*: e7 f1 40 bc d6 ea [ ]*vfche %v15,%v17,%v20,13,12,11 +.*: e7 f1 40 00 36 ea [ ]*vfchedb %v15,%v17,%v20 +.*: e7 f1 40 10 36 ea [ ]*vfchedbs %v15,%v17,%v20 +.*: e7 f1 40 08 36 ea [ ]*wfchedb %v15,%v17,%v20 +.*: e7 f1 40 18 36 ea [ ]*wfchedbs %v15,%v17,%v20 +.*: e7 f1 00 bc d4 c3 [ ]*vcdg %v15,%v17,13,12,11 +.*: e7 f1 00 cd 34 c3 [ ]*wcdgb %v15,%v17,5,12 +.*: e7 f1 00 cd 34 c3 [ ]*wcdgb %v15,%v17,5,12 +.*: e7 f1 00 bc d4 c1 [ ]*vcdlg %v15,%v17,13,12,11 +.*: e7 f1 00 cd 34 c1 [ ]*wcdlgb %v15,%v17,5,12 +.*: e7 f1 00 cd 34 c1 [ ]*wcdlgb %v15,%v17,5,12 +.*: e7 f1 00 bc d4 c2 [ ]*vcgd %v15,%v17,13,12,11 +.*: e7 f1 00 cd 34 c2 [ ]*wcgdb %v15,%v17,5,12 +.*: e7 f1 00 cd 34 c2 [ ]*wcgdb %v15,%v17,5,12 +.*: e7 f1 00 bc d4 c0 [ ]*vclgd %v15,%v17,13,12,11 +.*: e7 f1 00 cd 34 c0 [ ]*wclgdb %v15,%v17,5,12 +.*: e7 f1 00 cd 34 c0 [ ]*wclgdb %v15,%v17,5,12 +.*: e7 f1 40 0c d6 e5 [ ]*vfd %v15,%v17,%v20,13,12 +.*: e7 f1 40 00 36 e5 [ ]*vfddb %v15,%v17,%v20 +.*: e7 f1 40 08 36 e5 [ ]*wfddb %v15,%v17,%v20 +.*: e7 f1 00 bc d4 c7 [ ]*vfi %v15,%v17,13,12,11 +.*: e7 f1 00 cd 34 c7 [ ]*wfidb %v15,%v17,5,12 +.*: e7 f1 00 cd 34 c7 [ ]*wfidb %v15,%v17,5,12 +.*: e7 f1 00 cd 04 c4 [ ]*vlde %v15,%v17,13,12 +.*: e7 f1 00 00 24 c4 [ ]*vldeb %v15,%v17 +.*: e7 f1 00 08 24 c4 [ ]*wldeb %v15,%v17 +.*: e7 f1 00 bc d4 c5 [ ]*vled %v15,%v17,13,12,11 +.*: e7 f1 00 cd 34 c5 [ ]*wledb %v15,%v17,5,12 +.*: e7 f1 00 cd 34 c5 [ ]*wledb %v15,%v17,5,12 +.*: e7 f1 40 0c d6 e7 [ ]*vfm %v15,%v17,%v20,13,12 +.*: e7 f1 40 00 36 e7 [ ]*vfmdb %v15,%v17,%v20 +.*: e7 f1 40 08 36 e7 [ ]*wfmdb %v15,%v17,%v20 +.*: e7 f1 4c 0d 87 8f [ ]*vfma %v15,%v17,%v20,%v24,13,12 +.*: e7 f1 43 00 87 8f [ ]*vfmadb %v15,%v17,%v20,%v24 +.*: e7 f1 43 08 87 8f [ ]*wfmadb %v15,%v17,%v20,%v24 +.*: e7 f1 4c 0d 87 8e [ ]*vfms %v15,%v17,%v20,%v24,13,12 +.*: e7 f1 43 00 87 8e [ ]*vfmsdb %v15,%v17,%v20,%v24 +.*: e7 f1 43 08 87 8e [ ]*wfmsdb %v15,%v17,%v20,%v24 +.*: e7 f1 00 bc d4 cc [ ]*vfpso %v15,%v17,13,12,11 +.*: e7 f1 00 d0 34 cc [ ]*vfpsodb %v15,%v17,13 +.*: e7 f1 00 d8 34 cc [ ]*wfpsodb %v15,%v17,13 +.*: e7 f1 00 00 34 cc [ ]*vflcdb %v15,%v17 +.*: e7 f1 00 08 34 cc [ ]*wflcdb %v15,%v17 +.*: e7 f1 00 10 34 cc [ ]*vflndb %v15,%v17 +.*: e7 f1 00 18 34 cc [ ]*wflndb %v15,%v17 +.*: e7 f1 00 20 34 cc [ ]*vflpdb %v15,%v17 +.*: e7 f1 00 28 34 cc [ ]*wflpdb %v15,%v17 +.*: e7 f1 00 cd 04 ce [ ]*vfsq %v15,%v17,13,12 +.*: e7 f1 00 00 34 ce [ ]*vfsqdb %v15,%v17 +.*: e7 f1 00 08 34 ce [ ]*wfsqdb %v15,%v17 +.*: e7 f1 40 0c d6 e2 [ ]*vfs %v15,%v17,%v20,13,12 +.*: e7 f1 40 00 36 e2 [ ]*vfsdb %v15,%v17,%v20 +.*: e7 f1 40 08 36 e2 [ ]*wfsdb %v15,%v17,%v20 +.*: e7 f1 ff db c4 4a [ ]*vftci %v15,%v17,4093,12,11 +.*: e7 f1 ff d0 34 4a [ ]*vftcidb %v15,%v17,4093 +.*: e7 f1 ff d8 34 4a [ ]*wftcidb %v15,%v17,4093 diff --git a/gas/testsuite/gas/s390/zarch-z13.s b/gas/testsuite/gas/s390/zarch-z13.s new file mode 100644 index 0000000..812e3e8 --- /dev/null +++ b/gas/testsuite/gas/s390/zarch-z13.s @@ -0,0 +1,542 @@ +.text +foo: + lcbb %r6,4000(%r9,%r11),13 + vgef %v15,4000(%r6,%r9),13 + vgeg %v15,4000(%r6,%r9),13 + vgbm %v15,65533 + vzero %v15 + vone %v15 + vgm %v15,253,252,11 + vgmb %v15,253,252 + vgmh %v15,253,252 + vgmf %v15,253,252 + vgmg %v15,253,252 + vl %v15,4000(%r6,%r9) + vlr %v15,%v17 + vlrep %v15,4000(%r6,%r9),13 + vlrepb %v15,4000(%r6,%r9) + vlreph %v15,4000(%r6,%r9) + vlrepf %v15,4000(%r6,%r9) + vlrepg %v15,4000(%r6,%r9) + vleb %v15,4000(%r6,%r9),13 + vleh %v15,4000(%r6,%r9),13 + vlef %v15,4000(%r6,%r9),13 + vleg %v15,4000(%r6,%r9),13 + vleib %v15,-32765,12 + vleih %v15,-32765,12 + vleif %v15,-32765,12 + vleig %v15,-32765,12 + vlgv %r6,%v15,4000(%r9),13 + vlgvb %r6,%v15,4000(%r9) + vlgvh %r6,%v15,4000(%r9) + vlgvf %r6,%v15,4000(%r9) + vlgvg %r6,%v15,4000(%r9) + vllez %v15,4000(%r6,%r9),13 + vllezb %v15,4000(%r6,%r9) + vllezh %v15,4000(%r6,%r9) + vllezf %v15,4000(%r6,%r9) + vllezg %v15,4000(%r6,%r9) + vlm %v15,%v17,4000(%r6) + vlbb %v15,4000(%r6,%r9),13 + vlvg %v15,%r6,4000(%r9),13 + vlvgb %v15,%r6,4000(%r9) + vlvgh %v15,%r6,4000(%r9) + vlvgf %v15,%r6,4000(%r9) + vlvgg %v15,%r6,4000(%r9) + vlvgp %v15,%r6,%r9 + vll %v15,%r6,4000(%r9) + vmrh %v15,%v17,%v20,13 + vmrhb %v15,%v17,%v20 + vmrhh %v15,%v17,%v20 + vmrhf %v15,%v17,%v20 + vmrhg %v15,%v17,%v20 + vmrl %v15,%v17,%v20,13 + vmrlb %v15,%v17,%v20 + vmrlh %v15,%v17,%v20 + vmrlf %v15,%v17,%v20 + vmrlg %v15,%v17,%v20 + vpk %v15,%v17,%v20,13 + vpkh %v15,%v17,%v20 + vpkf %v15,%v17,%v20 + vpkg %v15,%v17,%v20 + vpks %v15,%v17,%v20,13,12 + vpksh %v15,%v17,%v20 + vpksf %v15,%v17,%v20 + vpksg %v15,%v17,%v20 + vpkshs %v15,%v17,%v20 + vpksfs %v15,%v17,%v20 + vpksgs %v15,%v17,%v20 + vpkls %v15,%v17,%v20,13,12 + vpklsh %v15,%v17,%v20 + vpklsf %v15,%v17,%v20 + vpklsg %v15,%v17,%v20 + vpklshs %v15,%v17,%v20 + vpklsfs %v15,%v17,%v20 + vpklsgs %v15,%v17,%v20 + vperm %v15,%v17,%v20,%v24 + vpdi %v15,%v17,%v20,13 + vrep %v15,%v17,65533,12 + vrepb %v15,%v17,65533 + vreph %v15,%v17,65533 + vrepf %v15,%v17,65533 + vrepg %v15,%v17,65533 + vrepi %v15,-32765,12 + vrepib %v15,-32765 + vrepih %v15,-32765 + vrepif %v15,-32765 + vrepig %v15,-32765 + vscef %v15,4000(%r6,%r9),13 + vsceg %v15,4000(%r6,%r9),13 + vsel %v15,%v17,%v20,%v24 + vseg %v15,%v17,13 + vsegb %v15,%v17 + vsegh %v15,%v17 + vsegf %v15,%v17 + vst %v15,4000(%r6,%r9) + vsteb %v15,4000(%r6,%r9),13 + vsteh %v15,4000(%r6,%r9),13 + vstef %v15,4000(%r6,%r9),13 + vsteg %v15,4000(%r6,%r9),13 + vstm %v15,%v17,4000(%r6) + vstl %v15,%r6,4000(%r9) + vuph %v15,%v17,13 + vuphb %v15,%v17 + vuphh %v15,%v17 + vuphf %v15,%v17 + vuplh %v15,%v17,13 + vuplhb %v15,%v17 + vuplhh %v15,%v17 + vuplhf %v15,%v17 + vupl %v15,%v17,13 + vuplb %v15,%v17 + vuplhw %v15,%v17 + vuplf %v15,%v17 + vupll %v15,%v17,13 + vupllb %v15,%v17 + vupllh %v15,%v17 + vupllf %v15,%v17 + va %v15,%v17,%v20,13 + vab %v15,%v17,%v20 + vah %v15,%v17,%v20 + vaf %v15,%v17,%v20 + vag %v15,%v17,%v20 + vaq %v15,%v17,%v20 + vacc %v15,%v17,%v20,13 + vaccb %v15,%v17,%v20 + vacch %v15,%v17,%v20 + vaccf %v15,%v17,%v20 + vaccg %v15,%v17,%v20 + vaccq %v15,%v17,%v20 + vac %v15,%v17,%v20,%v24,13 + vacq %v15,%v17,%v20,%v24 + vaccc %v15,%v17,%v20,%v24,13 + vacccq %v15,%v17,%v20,%v24 + vn %v15,%v17,%v20 + vnc %v15,%v17,%v20 + vavg %v15,%v17,%v20,13 + vavgb %v15,%v17,%v20 + vavgh %v15,%v17,%v20 + vavgf %v15,%v17,%v20 + vavgg %v15,%v17,%v20 + vavgl %v15,%v17,%v20,13 + vavglb %v15,%v17,%v20 + vavglh %v15,%v17,%v20 + vavglf %v15,%v17,%v20 + vavglg %v15,%v17,%v20 + vcksm %v15,%v17,%v20 + vec %v15,%v17,13 + vecb %v15,%v17 + vech %v15,%v17 + vecf %v15,%v17 + vecg %v15,%v17 + vecl %v15,%v17,13 + veclb %v15,%v17 + veclh %v15,%v17 + veclf %v15,%v17 + veclg %v15,%v17 + vceq %v15,%v17,%v20,13,12 + vceqb %v15,%v17,%v20 + vceqh %v15,%v17,%v20 + vceqf %v15,%v17,%v20 + vceqg %v15,%v17,%v20 + vceqbs %v15,%v17,%v20 + vceqhs %v15,%v17,%v20 + vceqfs %v15,%v17,%v20 + vceqgs %v15,%v17,%v20 + vch %v15,%v17,%v20,13,12 + vchb %v15,%v17,%v20 + vchh %v15,%v17,%v20 + vchf %v15,%v17,%v20 + vchg %v15,%v17,%v20 + vchbs %v15,%v17,%v20 + vchhs %v15,%v17,%v20 + vchfs %v15,%v17,%v20 + vchgs %v15,%v17,%v20 + vchl %v15,%v17,%v20,13,12 + vchlb %v15,%v17,%v20 + vchlh %v15,%v17,%v20 + vchlf %v15,%v17,%v20 + vchlg %v15,%v17,%v20 + vchlbs %v15,%v17,%v20 + vchlhs %v15,%v17,%v20 + vchlfs %v15,%v17,%v20 + vchlgs %v15,%v17,%v20 + vclz %v15,%v17,13 + vclzb %v15,%v17 + vclzh %v15,%v17 + vclzf %v15,%v17 + vclzg %v15,%v17 + vctz %v15,%v17,13 + vctzb %v15,%v17 + vctzh %v15,%v17 + vctzf %v15,%v17 + vctzg %v15,%v17 + vx %v15,%v17,%v20 + vgfm %v15,%v17,%v20,13 + vgfmb %v15,%v17,%v20 + vgfmh %v15,%v17,%v20 + vgfmf %v15,%v17,%v20 + vgfmg %v15,%v17,%v20 + vgfma %v15,%v17,%v20,%v24,13 + vgfmab %v15,%v17,%v20,%v24 + vgfmah %v15,%v17,%v20,%v24 + vgfmaf %v15,%v17,%v20,%v24 + vgfmag %v15,%v17,%v20,%v24 + vlc %v15,%v17,13 + vlcb %v15,%v17 + vlch %v15,%v17 + vlcf %v15,%v17 + vlcg %v15,%v17 + vlp %v15,%v17,13 + vlpb %v15,%v17 + vlph %v15,%v17 + vlpf %v15,%v17 + vlpg %v15,%v17 + vmx %v15,%v17,%v20,13 + vmxb %v15,%v17,%v20 + vmxh %v15,%v17,%v20 + vmxf %v15,%v17,%v20 + vmxg %v15,%v17,%v20 + vmxl %v15,%v17,%v20,13 + vmxlb %v15,%v17,%v20 + vmxlh %v15,%v17,%v20 + vmxlf %v15,%v17,%v20 + vmxlg %v15,%v17,%v20 + vmn %v15,%v17,%v20,13 + vmnb %v15,%v17,%v20 + vmnh %v15,%v17,%v20 + vmnf %v15,%v17,%v20 + vmng %v15,%v17,%v20 + vmnl %v15,%v17,%v20,13 + vmnlb %v15,%v17,%v20 + vmnlh %v15,%v17,%v20 + vmnlf %v15,%v17,%v20 + vmnlg %v15,%v17,%v20 + vmal %v15,%v17,%v20,%v24,13 + vmalb %v15,%v17,%v20,%v24 + vmalhw %v15,%v17,%v20,%v24 + vmalf %v15,%v17,%v20,%v24 + vmah %v15,%v17,%v20,%v24,13 + vmahb %v15,%v17,%v20,%v24 + vmahh %v15,%v17,%v20,%v24 + vmahf %v15,%v17,%v20,%v24 + vmalh %v15,%v17,%v20,%v24,13 + vmalhb %v15,%v17,%v20,%v24 + vmalhh %v15,%v17,%v20,%v24 + vmalhf %v15,%v17,%v20,%v24 + vmae %v15,%v17,%v20,%v24,13 + vmaeb %v15,%v17,%v20,%v24 + vmaeh %v15,%v17,%v20,%v24 + vmaef %v15,%v17,%v20,%v24 + vmale %v15,%v17,%v20,%v24,13 + vmaleb %v15,%v17,%v20,%v24 + vmaleh %v15,%v17,%v20,%v24 + vmalef %v15,%v17,%v20,%v24 + vmao %v15,%v17,%v20,%v24,13 + vmaob %v15,%v17,%v20,%v24 + vmaoh %v15,%v17,%v20,%v24 + vmaof %v15,%v17,%v20,%v24 + vmalo %v15,%v17,%v20,%v24,13 + vmalob %v15,%v17,%v20,%v24 + vmaloh %v15,%v17,%v20,%v24 + vmalof %v15,%v17,%v20,%v24 + vmh %v15,%v17,%v20,13 + vmhb %v15,%v17,%v20 + vmhh %v15,%v17,%v20 + vmhf %v15,%v17,%v20 + vmlh %v15,%v17,%v20,13 + vmlhb %v15,%v17,%v20 + vmlhh %v15,%v17,%v20 + vmlhf %v15,%v17,%v20 + vml %v15,%v17,%v20,13 + vmlb %v15,%v17,%v20 + vmlhw %v15,%v17,%v20 + vmlf %v15,%v17,%v20 + vme %v15,%v17,%v20,13 + vmeb %v15,%v17,%v20 + vmeh %v15,%v17,%v20 + vmef %v15,%v17,%v20 + vmle %v15,%v17,%v20,13 + vmleb %v15,%v17,%v20 + vmleh %v15,%v17,%v20 + vmlef %v15,%v17,%v20 + vmo %v15,%v17,%v20,13 + vmob %v15,%v17,%v20 + vmoh %v15,%v17,%v20 + vmof %v15,%v17,%v20 + vmlo %v15,%v17,%v20,13 + vmlob %v15,%v17,%v20 + vmloh %v15,%v17,%v20 + vmlof %v15,%v17,%v20 + vno %v15,%v17,%v20 + vnot %v15,%v17 + vo %v15,%v17,%v20 + vpopct %v15,%v17,13 + verllv %v15,%v17,%v20,13 + verllvb %v15,%v17,%v20 + verllvh %v15,%v17,%v20 + verllvf %v15,%v17,%v20 + verllvg %v15,%v17,%v20 + verll %v15,%v17,4000(%r6),13 + verllb %v15,%v17,4000(%r6) + verllh %v15,%v17,4000(%r6) + verllf %v15,%v17,4000(%r6) + verllg %v15,%v17,4000(%r6) + verim %v15,%v17,%v20,253,12 + verimb %v15,%v17,%v20,253 + verimh %v15,%v17,%v20,253 + verimf %v15,%v17,%v20,253 + verimg %v15,%v17,%v20,253 + veslv %v15,%v17,%v20,13 + veslvb %v15,%v17,%v20 + veslvh %v15,%v17,%v20 + veslvf %v15,%v17,%v20 + veslvg %v15,%v17,%v20 + vesl %v15,%v17,4000(%r6),13 + veslb %v15,%v17,4000(%r6) + veslh %v15,%v17,4000(%r6) + veslf %v15,%v17,4000(%r6) + veslg %v15,%v17,4000(%r6) + vesrav %v15,%v17,%v20,13 + vesravb %v15,%v17,%v20 + vesravh %v15,%v17,%v20 + vesravf %v15,%v17,%v20 + vesravg %v15,%v17,%v20 + vesra %v15,%v17,4000(%r6),13 + vesrab %v15,%v17,4000(%r6) + vesrah %v15,%v17,4000(%r6) + vesraf %v15,%v17,4000(%r6) + vesrag %v15,%v17,4000(%r6) + vesrlv %v15,%v17,%v20,13 + vesrlvb %v15,%v17,%v20 + vesrlvh %v15,%v17,%v20 + vesrlvf %v15,%v17,%v20 + vesrlvg %v15,%v17,%v20 + vesrl %v15,%v17,4000(%r6),13 + vesrlb %v15,%v17,4000(%r6) + vesrlh %v15,%v17,4000(%r6) + vesrlf %v15,%v17,4000(%r6) + vesrlg %v15,%v17,4000(%r6) + vsl %v15,%v17,%v20 + vslb %v15,%v17,%v20 + vsldb %v15,%v17,%v20,253 + vsra %v15,%v17,%v20 + vsrab %v15,%v17,%v20 + vsrl %v15,%v17,%v20 + vsrlb %v15,%v17,%v20 + vs %v15,%v17,%v20,13 + vsb %v15,%v17,%v20 + vsh %v15,%v17,%v20 + vsf %v15,%v17,%v20 + vsg %v15,%v17,%v20 + vsq %v15,%v17,%v20 + vscbi %v15,%v17,%v20,13 + vscbib %v15,%v17,%v20 + vscbih %v15,%v17,%v20 + vscbif %v15,%v17,%v20 + vscbig %v15,%v17,%v20 + vscbiq %v15,%v17,%v20 + vsbi %v15,%v17,%v20,%v24,13 + vsbiq %v15,%v17,%v20,%v24 + vsbcbi %v15,%v17,%v20,%v24,13 + vsbcbiq %v15,%v17,%v20,%v24 + vsumg %v15,%v17,%v20,13 + vsumgh %v15,%v17,%v20 + vsumgf %v15,%v17,%v20 + vsumq %v15,%v17,%v20,13 + vsumqf %v15,%v17,%v20 + vsumqg %v15,%v17,%v20 + vsum %v15,%v17,%v20,13 + vsumb %v15,%v17,%v20 + vsumh %v15,%v17,%v20 + vtm %v15,%v17 + vfae %v15,%v17,%v20,13 + vfae %v15,%v17,%v20,13,12 + vfaeb %v15,%v17,%v20 + vfaeb %v15,%v17,%v20,13 + vfaeh %v15,%v17,%v20 + vfaeh %v15,%v17,%v20,13 + vfaef %v15,%v17,%v20 + vfaef %v15,%v17,%v20,13 + vfaebs %v15,%v17,%v20 + vfaebs %v15,%v17,%v20,13 + vfaehs %v15,%v17,%v20 + vfaehs %v15,%v17,%v20,13 + vfaefs %v15,%v17,%v20 + vfaefs %v15,%v17,%v20,13 + vfaezb %v15,%v17,%v20 + vfaezb %v15,%v17,%v20,13 + vfaezh %v15,%v17,%v20 + vfaezh %v15,%v17,%v20,13 + vfaezf %v15,%v17,%v20 + vfaezf %v15,%v17,%v20,13 + vfaezbs %v15,%v17,%v20 + vfaezbs %v15,%v17,%v20,13 + vfaezhs %v15,%v17,%v20 + vfaezhs %v15,%v17,%v20,13 + vfaezfs %v15,%v17,%v20 + vfaezfs %v15,%v17,%v20,13 + vfee %v15,%v17,%v20,13 + vfee %v15,%v17,%v20,13,12 + vfeeb %v15,%v17,%v20 + vfeeb %v15,%v17,%v20,13 + vfeeh %v15,%v17,%v20 + vfeeh %v15,%v17,%v20,13 + vfeef %v15,%v17,%v20 + vfeef %v15,%v17,%v20,13 + vfeebs %v15,%v17,%v20 + vfeehs %v15,%v17,%v20 + vfeefs %v15,%v17,%v20 + vfeezb %v15,%v17,%v20 + vfeezh %v15,%v17,%v20 + vfeezf %v15,%v17,%v20 + vfeezbs %v15,%v17,%v20 + vfeezhs %v15,%v17,%v20 + vfeezfs %v15,%v17,%v20 + vfene %v15,%v17,%v20,13 + vfene %v15,%v17,%v20,13,12 + vfeneb %v15,%v17,%v20 + vfeneb %v15,%v17,%v20,13 + vfeneh %v15,%v17,%v20 + vfeneh %v15,%v17,%v20,13 + vfenef %v15,%v17,%v20 + vfenef %v15,%v17,%v20,13 + vfenebs %v15,%v17,%v20 + vfenehs %v15,%v17,%v20 + vfenefs %v15,%v17,%v20 + vfenezb %v15,%v17,%v20 + vfenezh %v15,%v17,%v20 + vfenezf %v15,%v17,%v20 + vfenezbs %v15,%v17,%v20 + vfenezhs %v15,%v17,%v20 + vfenezfs %v15,%v17,%v20 + vistr %v15,%v17,13 + vistr %v15,%v17,13,12 + vistrb %v15,%v17 + vistrb %v15,%v17,13 + vistrh %v15,%v17 + vistrh %v15,%v17,13 + vistrf %v15,%v17 + vistrf %v15,%v17,13 + vistrbs %v15,%v17 + vistrhs %v15,%v17 + vistrfs %v15,%v17 + vstrc %v15,%v17,%v20,%v24,13 + vstrc %v15,%v17,%v20,%v24,13,12 + vstrcb %v15,%v17,%v20,%v24 + vstrcb %v15,%v17,%v20,%v24,13 + vstrch %v15,%v17,%v20,%v24 + vstrch %v15,%v17,%v20,%v24,13 + vstrcf %v15,%v17,%v20,%v24 + vstrcf %v15,%v17,%v20,%v24,13 + vstrcbs %v15,%v17,%v20,%v24 + vstrcbs %v15,%v17,%v20,%v24,13 + vstrchs %v15,%v17,%v20,%v24 + vstrchs %v15,%v17,%v20,%v24,13 + vstrcfs %v15,%v17,%v20,%v24 + vstrcfs %v15,%v17,%v20,%v24,13 + vstrczb %v15,%v17,%v20,%v24 + vstrczb %v15,%v17,%v20,%v24,13 + vstrczh %v15,%v17,%v20,%v24 + vstrczh %v15,%v17,%v20,%v24,13 + vstrczf %v15,%v17,%v20,%v24 + vstrczf %v15,%v17,%v20,%v24,13 + vstrczbs %v15,%v17,%v20,%v24 + vstrczbs %v15,%v17,%v20,%v24,13 + vstrczhs %v15,%v17,%v20,%v24 + vstrczhs %v15,%v17,%v20,%v24,13 + vstrczfs %v15,%v17,%v20,%v24 + vstrczfs %v15,%v17,%v20,%v24,13 + vfa %v15,%v17,%v20,13,12 + vfadb %v15,%v17,%v20 + wfadb %v15,%v17,%v20 + wfc %v15,%v17,13,12 + wfcdb %v15,%v17 + wfk %v15,%v17,13,12 + wfkdb %v15,%v17 + vfce %v15,%v17,%v20 + vfcedb %v15,%v17,%v20 + vfcedbs %v15,%v17,%v20 + wfcedb %v15,%v17,%v20 + wfcedbs %v15,%v17,%v20 + vfch %v15,%v17,%v20,13,12,11 + vfchdb %v15,%v17,%v20 + vfchdbs %v15,%v17,%v20 + wfchdb %v15,%v17,%v20 + wfchdbs %v15,%v17,%v20 + vfche %v15,%v17,%v20,13,12,11 + vfchedb %v15,%v17,%v20 + vfchedbs %v15,%v17,%v20 + wfchedb %v15,%v17,%v20 + wfchedbs %v15,%v17,%v20 + vcdg %v15,%v17,13,12,11 + vcdgb %v15,%v17,13,12 + wcdgb %v15,%v17,13,12 + vcdlg %v15,%v17,13,12,11 + vcdlgb %v15,%v17,13,12 + wcdlgb %v15,%v17,13,12 + vcgd %v15,%v17,13,12,11 + vcgdb %v15,%v17,13,12 + wcgdb %v15,%v17,13,12 + vclgd %v15,%v17,13,12,11 + vclgdb %v15,%v17,13,12 + wclgdb %v15,%v17,13,12 + vfd %v15,%v17,%v20,13,12 + vfddb %v15,%v17,%v20 + wfddb %v15,%v17,%v20 + vfi %v15,%v17,13,12,11 + vfidb %v15,%v17,13,12 + wfidb %v15,%v17,13,12 + vlde %v15,%v17,13,12 + vldeb %v15,%v17 + wldeb %v15,%v17 + vled %v15,%v17,13,12,11 + vledb %v15,%v17,13,12 + wledb %v15,%v17,13,12 + vfm %v15,%v17,%v20,13,12 + vfmdb %v15,%v17,%v20 + wfmdb %v15,%v17,%v20 + vfma %v15,%v17,%v20,%v24,13,12 + vfmadb %v15,%v17,%v20,%v24 + wfmadb %v15,%v17,%v20,%v24 + vfms %v15,%v17,%v20,%v24,13,12 + vfmsdb %v15,%v17,%v20,%v24 + wfmsdb %v15,%v17,%v20,%v24 + vfpso %v15,%v17,13,12,11 + vfpsodb %v15,%v17,13 + wfpsodb %v15,%v17,13 + vflcdb %v15,%v17 + wflcdb %v15,%v17 + vflndb %v15,%v17 + wflndb %v15,%v17 + vflpdb %v15,%v17 + wflpdb %v15,%v17 + vfsq %v15,%v17,13,12 + vfsqdb %v15,%v17 + wfsqdb %v15,%v17 + vfs %v15,%v17,%v20,13,12 + vfsdb %v15,%v17,%v20 + wfsdb %v15,%v17,%v20 + vftci %v15,%v17,4093,12,11 + vftcidb %v15,%v17,4093 + wftcidb %v15,%v17,4093 diff --git a/gas/testsuite/gas/s390/zarch-z9-109.d b/gas/testsuite/gas/s390/zarch-z9-109.d index 3715b42..5a9717c 100644 --- a/gas/testsuite/gas/s390/zarch-z9-109.d +++ b/gas/testsuite/gas/s390/zarch-z9-109.d @@ -45,12 +45,17 @@ Disassembly of section .text: .*: c8 60 5f ff af ff [ ]*mvcos 4095\(%r5\),4095\(%r10\),%r6 .*: b9 aa 9f 65 [ ]*lptea %r6,%r9,%r5,15 .*: b2 2b f0 69 [ ]*sske %r6,%r9,15 +.*: b2 2b 00 69 [ ]*sske %r6,%r9 .*: b9 b1 f0 68 [ ]*cu24 %r6,%r8,15 +.*: b9 b1 00 68 [ ]*cu24 %r6,%r8 .*: b2 a6 f0 68 [ ]*cu21 %r6,%r8,15 +.*: b2 a6 00 68 [ ]*cuutf %r6,%r8 .*: b9 b3 00 68 [ ]*cu42 %r6,%r8 .*: b9 b2 00 68 [ ]*cu41 %r6,%r8 .*: b2 a7 f0 68 [ ]*cu12 %r6,%r8,15 +.*: b2 a7 00 68 [ ]*cutfu %r6,%r8 .*: b9 b0 f0 68 [ ]*cu14 %r6,%r8,15 +.*: b9 b0 00 68 [ ]*cu14 %r6,%r8 .*: b3 3b 60 95 [ ]*myr %f6,%f9,%f5 .*: b3 3d 60 95 [ ]*myhr %f6,%f9,%f5 .*: b3 39 60 95 [ ]*mylr %f6,%f9,%f5 diff --git a/gas/testsuite/gas/s390/zarch-z9-109.s b/gas/testsuite/gas/s390/zarch-z9-109.s index 9a70d90..10d77ac 100644 --- a/gas/testsuite/gas/s390/zarch-z9-109.s +++ b/gas/testsuite/gas/s390/zarch-z9-109.s @@ -39,12 +39,17 @@ foo: mvcos 4095(%r5),4095(%r10),%r6 lptea %r6,%r9,%r5,15 sske %r6,%r9,15 + sske %r6,%r9 cu24 %r6,%r8,15 + cu24 %r6,%r8 cu21 %r6,%r8,15 + cu21 %r6,%r8 cu42 %r6,%r8 cu41 %r6,%r8 cu12 %r6,%r8,15 + cu12 %r6,%r8 cu14 %r6,%r8,15 + cu14 %r6,%r8 myr %f6,%f9,%f5 myhr %f6,%f9,%f5 mylr %f6,%f9,%f5 diff --git a/gas/testsuite/gas/s390/zarch-zEC12.d b/gas/testsuite/gas/s390/zarch-zEC12.d index 5a6d5f1..2989dda 100644 --- a/gas/testsuite/gas/s390/zarch-zEC12.d +++ b/gas/testsuite/gas/s390/zarch-zEC12.d @@ -52,7 +52,7 @@ Disassembly of section .text: .*: ed 0f 8f a0 6d a8 [ ]*czdt %f6,4000\(16,%r8\),13 .*: ed 21 8f a0 4d a9 [ ]*czxt %f4,4000\(34,%r8\),13 .*: b2 e8 c0 56 [ ]*ppa %r5,%r6,12 -.*: b9 8f 60 59 [ ]*crdte %r5,%r6,%r9,0 +.*: b9 8f 60 59 [ ]*crdte %r5,%r6,%r9 .*: b9 8f 61 59 [ ]*crdte %r5,%r6,%r9,1 .*: c5 a0 06 00 00 06 [ ]*bprp 10,11e <bar>,11e <bar> .*: c5 a0 00 00 00 00 [ ]*bprp 10,118 <foo\+0x118>,118 <foo\+0x118> |