# NOTE: Assertions have been autogenerated by utils/update_mca_test_checks.py # RUN: llvm-mca -mtriple=riscv64 -mcpu=spacemit-x60 -iterations=1 -instruction-tables=full < %s | FileCheck %s # Conversion operations vsetvli x28, x0, e16, mf2, tu, mu vsext.vf2 v8, v16 vsetvli x28, x0, e16, mf4, tu, mu vsext.vf2 v8, v16 vsetvli x28, x0, e16, m1, tu, mu vsext.vf2 v8, v16 vsetvli x28, x0, e16, m2, tu, mu vsext.vf2 v8, v16 vsetvli x28, x0, e16, m4, tu, mu vsext.vf2 v8, v16 vsetvli x28, x0, e16, m8, tu, mu vsext.vf2 v8, v16 vsetvli x28, x0, e32, mf2, tu, mu vsext.vf2 v8, v16 vsetvli x28, x0, e32, m1, tu, mu vsext.vf2 v8, v16 vsetvli x28, x0, e32, m2, tu, mu vsext.vf2 v8, v16 vsetvli x28, x0, e32, m4, tu, mu vsext.vf2 v8, v16 vsetvli x28, x0, e32, m8, tu, mu vsext.vf2 v8, v16 vsetvli x28, x0, e64, m1, tu, mu vsext.vf2 v8, v16 vsetvli x28, x0, e64, m2, tu, mu vsext.vf2 v8, v16 vsetvli x28, x0, e64, m4, tu, mu vsext.vf2 v8, v16 vsetvli x28, x0, e64, m8, tu, mu vsext.vf2 v8, v16 vsetvli x28, x0, e16, mf2, tu, mu vzext.vf2 v8, v16 vsetvli x28, x0, e16, mf4, tu, mu vzext.vf2 v8, v16 vsetvli x28, x0, e16, m1, tu, mu vzext.vf2 v8, v16 vsetvli x28, x0, e16, m2, tu, mu vzext.vf2 v8, v16 vsetvli x28, x0, e16, m4, tu, mu vzext.vf2 v8, v16 vsetvli x28, x0, e16, m8, tu, mu vzext.vf2 v8, v16 vsetvli x28, x0, e32, mf2, tu, mu vzext.vf2 v8, v16 vsetvli x28, x0, e32, m1, tu, mu vzext.vf2 v8, v16 vsetvli x28, x0, e32, m2, tu, mu vzext.vf2 v8, v16 vsetvli x28, x0, e32, m4, tu, mu vzext.vf2 v8, v16 vsetvli x28, x0, e32, m8, tu, mu vzext.vf2 v8, v16 vsetvli x28, x0, e64, m1, tu, mu vzext.vf2 v8, v16 vsetvli x28, x0, e64, m2, tu, mu vzext.vf2 v8, v16 vsetvli x28, x0, e64, m4, tu, mu vzext.vf2 v8, v16 vsetvli x28, x0, e64, m8, tu, mu vzext.vf2 v8, v16 vsetvli x28, x0, e32, mf2, tu, mu vsext.vf4 v8, v16 vsetvli x28, x0, e32, m1, tu, mu vsext.vf4 v8, v16 vsetvli x28, x0, e32, m2, tu, mu vsext.vf4 v8, v16 vsetvli x28, x0, e32, m4, tu, mu vsext.vf4 v8, v16 vsetvli x28, x0, e32, m8, tu, mu vsext.vf4 v8, v16 vsetvli x28, x0, e64, m1, tu, mu vsext.vf4 v8, v16 vsetvli x28, x0, e64, m2, tu, mu vsext.vf4 v8, v16 vsetvli x28, x0, e64, m4, tu, mu vsext.vf4 v8, v16 vsetvli x28, x0, e64, m8, tu, mu vsext.vf4 v8, v16 vsetvli x28, x0, e32, mf2, tu, mu vzext.vf4 v8, v16 vsetvli x28, x0, e32, m1, tu, mu vzext.vf4 v8, v16 vsetvli x28, x0, e32, m2, tu, mu vzext.vf4 v8, v16 vsetvli x28, x0, e32, m4, tu, mu vzext.vf4 v8, v16 vsetvli x28, x0, e32, m8, tu, mu vzext.vf4 v8, v16 vsetvli x28, x0, e64, m1, tu, mu vzext.vf4 v8, v16 vsetvli x28, x0, e64, m2, tu, mu vzext.vf4 v8, v16 vsetvli x28, x0, e64, m4, tu, mu vzext.vf4 v8, v16 vsetvli x28, x0, e64, m8, tu, mu vzext.vf4 v8, v16 vsetvli x28, x0, e64, m1, tu, mu vsext.vf8 v8, v16 vsetvli x28, x0, e64, m2, tu, mu vsext.vf8 v8, v16 vsetvli x28, x0, e64, m4, tu, mu vsext.vf8 v8, v16 vsetvli x28, x0, e64, m8, tu, mu vsext.vf8 v8, v16 vsetvli x28, x0, e64, m1, tu, mu vzext.vf8 v8, v16 vsetvli x28, x0, e64, m2, tu, mu vzext.vf8 v8, v16 vsetvli x28, x0, e64, m4, tu, mu vzext.vf8 v8, v16 vsetvli x28, x0, e64, m8, tu, mu vzext.vf8 v8, v16 vsetvli x28, x0, e16, mf2, tu, mu vfcvt.f.xu.v v8, v8 vsetvli x28, x0, e16, mf4, tu, mu vfcvt.f.xu.v v8, v8 vsetvli x28, x0, e16, m1, tu, mu vfcvt.f.xu.v v8, v8 vsetvli x28, x0, e16, m2, tu, mu vfcvt.f.xu.v v8, v8 vsetvli x28, x0, e16, m4, tu, mu vfcvt.f.xu.v v8, v8 vsetvli x28, x0, e16, m8, tu, mu vfcvt.f.xu.v v8, v8 vsetvli x28, x0, e32, mf2, tu, mu vfcvt.f.xu.v v8, v8 vsetvli x28, x0, e32, m1, tu, mu vfcvt.f.xu.v v8, v8 vsetvli x28, x0, e32, m2, tu, mu vfcvt.f.xu.v v8, v8 vsetvli x28, x0, e32, m4, tu, mu vfcvt.f.xu.v v8, v8 vsetvli x28, x0, e32, m8, tu, mu vfcvt.f.xu.v v8, v8 vsetvli x28, x0, e64, m1, tu, mu vfcvt.f.xu.v v8, v8 vsetvli x28, x0, e64, m2, tu, mu vfcvt.f.xu.v v8, v8 vsetvli x28, x0, e64, m4, tu, mu vfcvt.f.xu.v v8, v8 vsetvli x28, x0, e64, m8, tu, mu vfcvt.f.xu.v v8, v8 vsetvli x28, x0, e16, mf2, tu, mu vfcvt.f.x.v v8, v8 vsetvli x28, x0, e16, mf4, tu, mu vfcvt.f.x.v v8, v8 vsetvli x28, x0, e16, m1, tu, mu vfcvt.f.x.v v8, v8 vsetvli x28, x0, e16, m2, tu, mu vfcvt.f.x.v v8, v8 vsetvli x28, x0, e16, m4, tu, mu vfcvt.f.x.v v8, v8 vsetvli x28, x0, e16, m8, tu, mu vfcvt.f.x.v v8, v8 vsetvli x28, x0, e32, mf2, tu, mu vfcvt.f.x.v v8, v8 vsetvli x28, x0, e32, m1, tu, mu vfcvt.f.x.v v8, v8 vsetvli x28, x0, e32, m2, tu, mu vfcvt.f.x.v v8, v8 vsetvli x28, x0, e32, m4, tu, mu vfcvt.f.x.v v8, v8 vsetvli x28, x0, e32, m8, tu, mu vfcvt.f.x.v v8, v8 vsetvli x28, x0, e64, m1, tu, mu vfcvt.f.x.v v8, v8 vsetvli x28, x0, e64, m2, tu, mu vfcvt.f.x.v v8, v8 vsetvli x28, x0, e64, m4, tu, mu vfcvt.f.x.v v8, v8 vsetvli x28, x0, e64, m8, tu, mu vfcvt.f.x.v v8, v8 vsetvli x28, x0, e16, mf2, tu, mu vfcvt.rtz.x.f.v v8, v8 vsetvli x28, x0, e16, mf4, tu, mu vfcvt.rtz.x.f.v v8, v8 vsetvli x28, x0, e16, m1, tu, mu vfcvt.rtz.x.f.v v8, v8 vsetvli x28, x0, e16, m2, tu, mu vfcvt.rtz.x.f.v v8, v8 vsetvli x28, x0, e16, m4, tu, mu vfcvt.rtz.x.f.v v8, v8 vsetvli x28, x0, e16, m8, tu, mu vfcvt.rtz.x.f.v v8, v8 vsetvli x28, x0, e32, mf2, tu, mu vfcvt.rtz.x.f.v v8, v8 vsetvli x28, x0, e32, m1, tu, mu vfcvt.rtz.x.f.v v8, v8 vsetvli x28, x0, e32, m2, tu, mu vfcvt.rtz.x.f.v v8, v8 vsetvli x28, x0, e32, m4, tu, mu vfcvt.rtz.x.f.v v8, v8 vsetvli x28, x0, e32, m8, tu, mu vfcvt.rtz.x.f.v v8, v8 vsetvli x28, x0, e64, m1, tu, mu vfcvt.rtz.x.f.v v8, v8 vsetvli x28, x0, e64, m2, tu, mu vfcvt.rtz.x.f.v v8, v8 vsetvli x28, x0, e64, m4, tu, mu vfcvt.rtz.x.f.v v8, v8 vsetvli x28, x0, e64, m8, tu, mu vfcvt.rtz.x.f.v v8, v8 vsetvli x28, x0, e16, mf2, tu, mu vfcvt.rtz.xu.f.v v8, v8 vsetvli x28, x0, e16, mf4, tu, mu vfcvt.rtz.xu.f.v v8, v8 vsetvli x28, x0, e16, m1, tu, mu vfcvt.rtz.xu.f.v v8, v8 vsetvli x28, x0, e16, m2, tu, mu vfcvt.rtz.xu.f.v v8, v8 vsetvli x28, x0, e16, m4, tu, mu vfcvt.rtz.xu.f.v v8, v8 vsetvli x28, x0, e16, m8, tu, mu vfcvt.rtz.xu.f.v v8, v8 vsetvli x28, x0, e32, mf2, tu, mu vfcvt.rtz.xu.f.v v8, v8 vsetvli x28, x0, e32, m1, tu, mu vfcvt.rtz.xu.f.v v8, v8 vsetvli x28, x0, e32, m2, tu, mu vfcvt.rtz.xu.f.v v8, v8 vsetvli x28, x0, e32, m4, tu, mu vfcvt.rtz.xu.f.v v8, v8 vsetvli x28, x0, e32, m8, tu, mu vfcvt.rtz.xu.f.v v8, v8 vsetvli x28, x0, e64, m1, tu, mu vfcvt.rtz.xu.f.v v8, v8 vsetvli x28, x0, e64, m2, tu, mu vfcvt.rtz.xu.f.v v8, v8 vsetvli x28, x0, e64, m4, tu, mu vfcvt.rtz.xu.f.v v8, v8 vsetvli x28, x0, e64, m8, tu, mu vfcvt.rtz.xu.f.v v8, v8 vsetvli x28, x0, e16, mf2, tu, mu vfcvt.x.f.v v8, v8 vsetvli x28, x0, e16, mf4, tu, mu vfcvt.x.f.v v8, v8 vsetvli x28, x0, e16, m1, tu, mu vfcvt.x.f.v v8, v8 vsetvli x28, x0, e16, m2, tu, mu vfcvt.x.f.v v8, v8 vsetvli x28, x0, e16, m4, tu, mu vfcvt.x.f.v v8, v8 vsetvli x28, x0, e16, m8, tu, mu vfcvt.x.f.v v8, v8 vsetvli x28, x0, e32, mf2, tu, mu vfcvt.x.f.v v8, v8 vsetvli x28, x0, e32, m1, tu, mu vfcvt.x.f.v v8, v8 vsetvli x28, x0, e32, m2, tu, mu vfcvt.x.f.v v8, v8 vsetvli x28, x0, e32, m4, tu, mu vfcvt.x.f.v v8, v8 vsetvli x28, x0, e32, m8, tu, mu vfcvt.x.f.v v8, v8 vsetvli x28, x0, e64, m1, tu, mu vfcvt.x.f.v v8, v8 vsetvli x28, x0, e64, m2, tu, mu vfcvt.x.f.v v8, v8 vsetvli x28, x0, e64, m4, tu, mu vfcvt.x.f.v v8, v8 vsetvli x28, x0, e64, m8, tu, mu vfcvt.x.f.v v8, v8 vsetvli x28, x0, e16, mf2, tu, mu vfcvt.xu.f.v v8, v8 vsetvli x28, x0, e16, mf4, tu, mu vfcvt.xu.f.v v8, v8 vsetvli x28, x0, e16, m1, tu, mu vfcvt.xu.f.v v8, v8 vsetvli x28, x0, e16, m2, tu, mu vfcvt.xu.f.v v8, v8 vsetvli x28, x0, e16, m4, tu, mu vfcvt.xu.f.v v8, v8 vsetvli x28, x0, e16, m8, tu, mu vfcvt.xu.f.v v8, v8 vsetvli x28, x0, e32, mf2, tu, mu vfcvt.xu.f.v v8, v8 vsetvli x28, x0, e32, m1, tu, mu vfcvt.xu.f.v v8, v8 vsetvli x28, x0, e32, m2, tu, mu vfcvt.xu.f.v v8, v8 vsetvli x28, x0, e32, m4, tu, mu vfcvt.xu.f.v v8, v8 vsetvli x28, x0, e32, m8, tu, mu vfcvt.xu.f.v v8, v8 vsetvli x28, x0, e64, m1, tu, mu vfcvt.xu.f.v v8, v8 vsetvli x28, x0, e64, m2, tu, mu vfcvt.xu.f.v v8, v8 vsetvli x28, x0, e64, m4, tu, mu vfcvt.xu.f.v v8, v8 vsetvli x28, x0, e64, m8, tu, mu vfcvt.xu.f.v v8, v8 vsetvli x28, x0, e16, mf2, tu, mu vfncvt.f.f.w v8, v16 vsetvli x28, x0, e16, mf4, tu, mu vfncvt.f.f.w v8, v16 vsetvli x28, x0, e16, m1, tu, mu vfncvt.f.f.w v8, v16 vsetvli x28, x0, e16, m2, tu, mu vfncvt.f.f.w v8, v16 vsetvli x28, x0, e16, m4, tu, mu vfncvt.f.f.w v8, v16 vsetvli x28, x0, e32, mf2, tu, mu vfncvt.f.f.w v8, v16 vsetvli x28, x0, e32, m1, tu, mu vfncvt.f.f.w v8, v16 vsetvli x28, x0, e32, m2, tu, mu vfncvt.f.f.w v8, v16 vsetvli x28, x0, e32, m4, tu, mu vfncvt.f.f.w v8, v16 vsetvli x28, x0, e16, mf2, tu, mu vfncvt.f.xu.w v8, v16 vsetvli x28, x0, e16, mf4, tu, mu vfncvt.f.xu.w v8, v16 vsetvli x28, x0, e16, m1, tu, mu vfncvt.f.xu.w v8, v16 vsetvli x28, x0, e16, m2, tu, mu vfncvt.f.xu.w v8, v16 vsetvli x28, x0, e16, m4, tu, mu vfncvt.f.xu.w v8, v16 vsetvli x28, x0, e32, mf2, tu, mu vfncvt.f.xu.w v8, v16 vsetvli x28, x0, e32, m1, tu, mu vfncvt.f.xu.w v8, v16 vsetvli x28, x0, e32, m2, tu, mu vfncvt.f.xu.w v8, v16 vsetvli x28, x0, e32, m4, tu, mu vfncvt.f.xu.w v8, v16 vsetvli x28, x0, e16, mf2, tu, mu vfncvt.f.x.w v8, v16 vsetvli x28, x0, e16, mf4, tu, mu vfncvt.f.x.w v8, v16 vsetvli x28, x0, e16, m1, tu, mu vfncvt.f.x.w v8, v16 vsetvli x28, x0, e16, m2, tu, mu vfncvt.f.x.w v8, v16 vsetvli x28, x0, e16, m4, tu, mu vfncvt.f.x.w v8, v16 vsetvli x28, x0, e32, mf2, tu, mu vfncvt.f.x.w v8, v16 vsetvli x28, x0, e32, m1, tu, mu vfncvt.f.x.w v8, v16 vsetvli x28, x0, e32, m2, tu, mu vfncvt.f.x.w v8, v16 vsetvli x28, x0, e32, m4, tu, mu vfncvt.f.x.w v8, v16 vsetvli x28, x0, e16, mf2, tu, mu vfncvt.rod.f.f.w v8, v16 vsetvli x28, x0, e16, mf4, tu, mu vfncvt.rod.f.f.w v8, v16 vsetvli x28, x0, e16, m1, tu, mu vfncvt.rod.f.f.w v8, v16 vsetvli x28, x0, e16, m2, tu, mu vfncvt.rod.f.f.w v8, v16 vsetvli x28, x0, e16, m4, tu, mu vfncvt.rod.f.f.w v8, v16 vsetvli x28, x0, e32, mf2, tu, mu vfncvt.rod.f.f.w v8, v16 vsetvli x28, x0, e32, m1, tu, mu vfncvt.rod.f.f.w v8, v16 vsetvli x28, x0, e32, m2, tu, mu vfncvt.rod.f.f.w v8, v16 vsetvli x28, x0, e32, m4, tu, mu vfncvt.rod.f.f.w v8, v16 vsetvli x28, x0, e16, mf2, tu, mu vfncvt.rtz.x.f.w v8, v16 vsetvli x28, x0, e16, mf4, tu, mu vfncvt.rtz.x.f.w v8, v16 vsetvli x28, x0, e16, m1, tu, mu vfncvt.rtz.x.f.w v8, v16 vsetvli x28, x0, e16, m2, tu, mu vfncvt.rtz.x.f.w v8, v16 vsetvli x28, x0, e16, m4, tu, mu vfncvt.rtz.x.f.w v8, v16 vsetvli x28, x0, e32, mf2, tu, mu vfncvt.rtz.x.f.w v8, v16 vsetvli x28, x0, e32, m1, tu, mu vfncvt.rtz.x.f.w v8, v16 vsetvli x28, x0, e32, m2, tu, mu vfncvt.rtz.x.f.w v8, v16 vsetvli x28, x0, e32, m4, tu, mu vfncvt.rtz.x.f.w v8, v16 vsetvli x28, x0, e16, mf2, tu, mu vfncvt.rtz.xu.f.w v8, v16 vsetvli x28, x0, e16, mf4, tu, mu vfncvt.rtz.xu.f.w v8, v16 vsetvli x28, x0, e16, m1, tu, mu vfncvt.rtz.xu.f.w v8, v16 vsetvli x28, x0, e16, m2, tu, mu vfncvt.rtz.xu.f.w v8, v16 vsetvli x28, x0, e16, m4, tu, mu vfncvt.rtz.xu.f.w v8, v16 vsetvli x28, x0, e32, mf2, tu, mu vfncvt.rtz.xu.f.w v8, v16 vsetvli x28, x0, e32, m1, tu, mu vfncvt.rtz.xu.f.w v8, v16 vsetvli x28, x0, e32, m2, tu, mu vfncvt.rtz.xu.f.w v8, v16 vsetvli x28, x0, e32, m4, tu, mu vfncvt.rtz.xu.f.w v8, v16 vsetvli x28, x0, e16, mf2, tu, mu vfncvt.x.f.w v8, v16 vsetvli x28, x0, e16, mf4, tu, mu vfncvt.x.f.w v8, v16 vsetvli x28, x0, e16, m1, tu, mu vfncvt.x.f.w v8, v16 vsetvli x28, x0, e16, m2, tu, mu vfncvt.x.f.w v8, v16 vsetvli x28, x0, e16, m4, tu, mu vfncvt.x.f.w v8, v16 vsetvli x28, x0, e32, mf2, tu, mu vfncvt.x.f.w v8, v16 vsetvli x28, x0, e32, m1, tu, mu vfncvt.x.f.w v8, v16 vsetvli x28, x0, e32, m2, tu, mu vfncvt.x.f.w v8, v16 vsetvli x28, x0, e32, m4, tu, mu vfncvt.x.f.w v8, v16 vsetvli x28, x0, e16, mf2, tu, mu vfncvt.xu.f.w v8, v16 vsetvli x28, x0, e16, mf4, tu, mu vfncvt.xu.f.w v8, v16 vsetvli x28, x0, e16, m1, tu, mu vfncvt.xu.f.w v8, v16 vsetvli x28, x0, e16, m2, tu, mu vfncvt.xu.f.w v8, v16 vsetvli x28, x0, e16, m4, tu, mu vfncvt.xu.f.w v8, v16 vsetvli x28, x0, e32, mf2, tu, mu vfncvt.xu.f.w v8, v16 vsetvli x28, x0, e32, m1, tu, mu vfncvt.xu.f.w v8, v16 vsetvli x28, x0, e32, m2, tu, mu vfncvt.xu.f.w v8, v16 vsetvli x28, x0, e32, m4, tu, mu vfncvt.xu.f.w v8, v16 vsetvli x28, x0, e16, mf2, tu, mu vfwcvt.f.f.v v8, v16 vsetvli x28, x0, e16, mf4, tu, mu vfwcvt.f.f.v v8, v16 vsetvli x28, x0, e16, m1, tu, mu vfwcvt.f.f.v v8, v16 vsetvli x28, x0, e16, m2, tu, mu vfwcvt.f.f.v v8, v16 vsetvli x28, x0, e16, m4, tu, mu vfwcvt.f.f.v v8, v16 vsetvli x28, x0, e32, mf2, tu, mu vfwcvt.f.f.v v8, v16 vsetvli x28, x0, e32, m1, tu, mu vfwcvt.f.f.v v8, v16 vsetvli x28, x0, e32, m2, tu, mu vfwcvt.f.f.v v8, v16 vsetvli x28, x0, e32, m4, tu, mu vfwcvt.f.f.v v8, v16 vsetvli x28, x0, e16, mf2, tu, mu vfwcvt.f.x.v v8, v16 vsetvli x28, x0, e16, mf4, tu, mu vfwcvt.f.x.v v8, v16 vsetvli x28, x0, e16, m1, tu, mu vfwcvt.f.x.v v8, v16 vsetvli x28, x0, e16, m2, tu, mu vfwcvt.f.x.v v8, v16 vsetvli x28, x0, e16, m4, tu, mu vfwcvt.f.x.v v8, v16 vsetvli x28, x0, e32, mf2, tu, mu vfwcvt.f.x.v v8, v16 vsetvli x28, x0, e32, m1, tu, mu vfwcvt.f.x.v v8, v16 vsetvli x28, x0, e32, m2, tu, mu vfwcvt.f.x.v v8, v16 vsetvli x28, x0, e32, m4, tu, mu vfwcvt.f.x.v v8, v16 vsetvli x28, x0, e16, mf2, tu, mu vfwcvt.f.xu.v v8, v16 vsetvli x28, x0, e16, mf4, tu, mu vfwcvt.f.xu.v v8, v16 vsetvli x28, x0, e16, m1, tu, mu vfwcvt.f.xu.v v8, v16 vsetvli x28, x0, e16, m2, tu, mu vfwcvt.f.xu.v v8, v16 vsetvli x28, x0, e16, m4, tu, mu vfwcvt.f.xu.v v8, v16 vsetvli x28, x0, e32, mf2, tu, mu vfwcvt.f.xu.v v8, v16 vsetvli x28, x0, e32, m1, tu, mu vfwcvt.f.xu.v v8, v16 vsetvli x28, x0, e32, m2, tu, mu vfwcvt.f.xu.v v8, v16 vsetvli x28, x0, e32, m4, tu, mu vfwcvt.f.xu.v v8, v16 vsetvli x28, x0, e16, mf2, tu, mu vfwcvt.rtz.x.f.v v8, v16 vsetvli x28, x0, e16, mf4, tu, mu vfwcvt.rtz.x.f.v v8, v16 vsetvli x28, x0, e16, m1, tu, mu vfwcvt.rtz.x.f.v v8, v16 vsetvli x28, x0, e16, m2, tu, mu vfwcvt.rtz.x.f.v v8, v16 vsetvli x28, x0, e16, m4, tu, mu vfwcvt.rtz.x.f.v v8, v16 vsetvli x28, x0, e32, mf2, tu, mu vfwcvt.rtz.x.f.v v8, v16 vsetvli x28, x0, e32, m1, tu, mu vfwcvt.rtz.x.f.v v8, v16 vsetvli x28, x0, e32, m2, tu, mu vfwcvt.rtz.x.f.v v8, v16 vsetvli x28, x0, e32, m4, tu, mu vfwcvt.rtz.x.f.v v8, v16 vsetvli x28, x0, e16, mf2, tu, mu vfwcvt.rtz.xu.f.v v8, v16 vsetvli x28, x0, e16, mf4, tu, mu vfwcvt.rtz.xu.f.v v8, v16 vsetvli x28, x0, e16, m1, tu, mu vfwcvt.rtz.xu.f.v v8, v16 vsetvli x28, x0, e16, m2, tu, mu vfwcvt.rtz.xu.f.v v8, v16 vsetvli x28, x0, e16, m4, tu, mu vfwcvt.rtz.xu.f.v v8, v16 vsetvli x28, x0, e32, mf2, tu, mu vfwcvt.rtz.xu.f.v v8, v16 vsetvli x28, x0, e32, m1, tu, mu vfwcvt.rtz.xu.f.v v8, v16 vsetvli x28, x0, e32, m2, tu, mu vfwcvt.rtz.xu.f.v v8, v16 vsetvli x28, x0, e32, m4, tu, mu vfwcvt.rtz.xu.f.v v8, v16 vsetvli x28, x0, e16, mf2, tu, mu vfwcvt.x.f.v v8, v16 vsetvli x28, x0, e16, mf4, tu, mu vfwcvt.x.f.v v8, v16 vsetvli x28, x0, e16, m1, tu, mu vfwcvt.x.f.v v8, v16 vsetvli x28, x0, e16, m2, tu, mu vfwcvt.x.f.v v8, v16 vsetvli x28, x0, e16, m4, tu, mu vfwcvt.x.f.v v8, v16 vsetvli x28, x0, e32, mf2, tu, mu vfwcvt.x.f.v v8, v16 vsetvli x28, x0, e32, m1, tu, mu vfwcvt.x.f.v v8, v16 vsetvli x28, x0, e32, m2, tu, mu vfwcvt.x.f.v v8, v16 vsetvli x28, x0, e32, m4, tu, mu vfwcvt.x.f.v v8, v16 vsetvli x28, x0, e16, mf2, tu, mu vfwcvt.xu.f.v v8, v16 vsetvli x28, x0, e16, mf4, tu, mu vfwcvt.xu.f.v v8, v16 vsetvli x28, x0, e16, m1, tu, mu vfwcvt.xu.f.v v8, v16 vsetvli x28, x0, e16, m2, tu, mu vfwcvt.xu.f.v v8, v16 vsetvli x28, x0, e16, m4, tu, mu vfwcvt.xu.f.v v8, v16 vsetvli x28, x0, e32, mf2, tu, mu vfwcvt.xu.f.v v8, v16 vsetvli x28, x0, e32, m1, tu, mu vfwcvt.xu.f.v v8, v16 vsetvli x28, x0, e32, m2, tu, mu vfwcvt.xu.f.v v8, v16 vsetvli x28, x0, e32, m4, tu, mu vfwcvt.xu.f.v v8, v16 # CHECK: Resources: # CHECK-NEXT: [0] - SMX60_FP:1 # CHECK-NEXT: [1] - SMX60_IEU:2 SMX60_IEUA, SMX60_IEUB # CHECK-NEXT: [2] - SMX60_IEUA:1 # CHECK-NEXT: [3] - SMX60_IEUB:1 # CHECK-NEXT: [4] - SMX60_LS:2 # CHECK-NEXT: [5] - SMX60_VFP:1 # CHECK-NEXT: [6] - SMX60_VIEU:1 # CHECK-NEXT: [7] - SMX60_VLS:1 # CHECK: Instruction Info: # CHECK-NEXT: [1]: #uOps # CHECK-NEXT: [2]: Latency # CHECK-NEXT: [3]: RThroughput # CHECK-NEXT: [4]: MayLoad # CHECK-NEXT: [5]: MayStore # CHECK-NEXT: [6]: HasSideEffects (U) # CHECK-NEXT: [7]: Bypass Latency # CHECK-NEXT: [8]: Resources ( | [] | [,