# NOTE: Assertions have been autogenerated by utils/update_mca_test_checks.py # RUN: llvm-mca -mtriple=riscv64 -mcpu=spacemit-x60 -iterations=1 -instruction-tables=full < %s | FileCheck %s # Basic arithmetic operations vsetvli x28, x0, e8, mf2, tu, mu vadd.vi v8, v8, 12 vsetvli x28, x0, e8, mf4, tu, mu vadd.vi v8, v8, 12 vsetvli x28, x0, e8, mf8, tu, mu vadd.vi v8, v8, 12 vsetvli x28, x0, e8, m1, tu, mu vadd.vi v8, v8, 12 vsetvli x28, x0, e8, m2, tu, mu vadd.vi v8, v8, 12 vsetvli x28, x0, e8, m4, tu, mu vadd.vi v8, v8, 12 vsetvli x28, x0, e8, m8, tu, mu vadd.vi v8, v8, 12 vsetvli x28, x0, e16, mf2, tu, mu vadd.vi v8, v8, 12 vsetvli x28, x0, e16, mf4, tu, mu vadd.vi v8, v8, 12 vsetvli x28, x0, e16, m1, tu, mu vadd.vi v8, v8, 12 vsetvli x28, x0, e16, m2, tu, mu vadd.vi v8, v8, 12 vsetvli x28, x0, e16, m4, tu, mu vadd.vi v8, v8, 12 vsetvli x28, x0, e16, m8, tu, mu vadd.vi v8, v8, 12 vsetvli x28, x0, e32, mf2, tu, mu vadd.vi v8, v8, 12 vsetvli x28, x0, e32, m1, tu, mu vadd.vi v8, v8, 12 vsetvli x28, x0, e32, m2, tu, mu vadd.vi v8, v8, 12 vsetvli x28, x0, e32, m4, tu, mu vadd.vi v8, v8, 12 vsetvli x28, x0, e32, m8, tu, mu vadd.vi v8, v8, 12 vsetvli x28, x0, e64, m1, tu, mu vadd.vi v8, v8, 12 vsetvli x28, x0, e64, m2, tu, mu vadd.vi v8, v8, 12 vsetvli x28, x0, e64, m4, tu, mu vadd.vi v8, v8, 12 vsetvli x28, x0, e64, m8, tu, mu vadd.vi v8, v8, 12 vsetvli x28, x0, e8, mf2, tu, mu vadd.vv v8, v8, v8 vsetvli x28, x0, e8, mf4, tu, mu vadd.vv v8, v8, v8 vsetvli x28, x0, e8, mf8, tu, mu vadd.vv v8, v8, v8 vsetvli x28, x0, e8, m1, tu, mu vadd.vv v8, v8, v8 vsetvli x28, x0, e8, m2, tu, mu vadd.vv v8, v8, v8 vsetvli x28, x0, e8, m4, tu, mu vadd.vv v8, v8, v8 vsetvli x28, x0, e8, m8, tu, mu vadd.vv v8, v8, v8 vsetvli x28, x0, e16, mf2, tu, mu vadd.vv v8, v8, v8 vsetvli x28, x0, e16, mf4, tu, mu vadd.vv v8, v8, v8 vsetvli x28, x0, e16, m1, tu, mu vadd.vv v8, v8, v8 vsetvli x28, x0, e16, m2, tu, mu vadd.vv v8, v8, v8 vsetvli x28, x0, e16, m4, tu, mu vadd.vv v8, v8, v8 vsetvli x28, x0, e16, m8, tu, mu vadd.vv v8, v8, v8 vsetvli x28, x0, e32, mf2, tu, mu vadd.vv v8, v8, v8 vsetvli x28, x0, e32, m1, tu, mu vadd.vv v8, v8, v8 vsetvli x28, x0, e32, m2, tu, mu vadd.vv v8, v8, v8 vsetvli x28, x0, e32, m4, tu, mu vadd.vv v8, v8, v8 vsetvli x28, x0, e32, m8, tu, mu vadd.vv v8, v8, v8 vsetvli x28, x0, e64, m1, tu, mu vadd.vv v8, v8, v8 vsetvli x28, x0, e64, m2, tu, mu vadd.vv v8, v8, v8 vsetvli x28, x0, e64, m4, tu, mu vadd.vv v8, v8, v8 vsetvli x28, x0, e64, m8, tu, mu vadd.vv v8, v8, v8 vsetvli x28, x0, e8, mf2, tu, mu vadd.vx v8, v8, x30 vsetvli x28, x0, e8, mf4, tu, mu vadd.vx v8, v8, x30 vsetvli x28, x0, e8, mf8, tu, mu vadd.vx v8, v8, x30 vsetvli x28, x0, e8, m1, tu, mu vadd.vx v8, v8, x30 vsetvli x28, x0, e8, m2, tu, mu vadd.vx v8, v8, x30 vsetvli x28, x0, e8, m4, tu, mu vadd.vx v8, v8, x30 vsetvli x28, x0, e8, m8, tu, mu vadd.vx v8, v8, x30 vsetvli x28, x0, e16, mf2, tu, mu vadd.vx v8, v8, x30 vsetvli x28, x0, e16, mf4, tu, mu vadd.vx v8, v8, x30 vsetvli x28, x0, e16, m1, tu, mu vadd.vx v8, v8, x30 vsetvli x28, x0, e16, m2, tu, mu vadd.vx v8, v8, x30 vsetvli x28, x0, e16, m4, tu, mu vadd.vx v8, v8, x30 vsetvli x28, x0, e16, m8, tu, mu vadd.vx v8, v8, x30 vsetvli x28, x0, e32, mf2, tu, mu vadd.vx v8, v8, x30 vsetvli x28, x0, e32, m1, tu, mu vadd.vx v8, v8, x30 vsetvli x28, x0, e32, m2, tu, mu vadd.vx v8, v8, x30 vsetvli x28, x0, e32, m4, tu, mu vadd.vx v8, v8, x30 vsetvli x28, x0, e32, m8, tu, mu vadd.vx v8, v8, x30 vsetvli x28, x0, e64, m1, tu, mu vadd.vx v8, v8, x30 vsetvli x28, x0, e64, m2, tu, mu vadd.vx v8, v8, x30 vsetvli x28, x0, e64, m4, tu, mu vadd.vx v8, v8, x30 vsetvli x28, x0, e64, m8, tu, mu vadd.vx v8, v8, x30 vsetvli x28, x0, e8, mf2, tu, mu vsub.vv v8, v8, v8 vsetvli x28, x0, e8, mf4, tu, mu vsub.vv v8, v8, v8 vsetvli x28, x0, e8, mf8, tu, mu vsub.vv v8, v8, v8 vsetvli x28, x0, e8, m1, tu, mu vsub.vv v8, v8, v8 vsetvli x28, x0, e8, m2, tu, mu vsub.vv v8, v8, v8 vsetvli x28, x0, e8, m4, tu, mu vsub.vv v8, v8, v8 vsetvli x28, x0, e8, m8, tu, mu vsub.vv v8, v8, v8 vsetvli x28, x0, e16, mf2, tu, mu vsub.vv v8, v8, v8 vsetvli x28, x0, e16, mf4, tu, mu vsub.vv v8, v8, v8 vsetvli x28, x0, e16, m1, tu, mu vsub.vv v8, v8, v8 vsetvli x28, x0, e16, m2, tu, mu vsub.vv v8, v8, v8 vsetvli x28, x0, e16, m4, tu, mu vsub.vv v8, v8, v8 vsetvli x28, x0, e16, m8, tu, mu vsub.vv v8, v8, v8 vsetvli x28, x0, e32, mf2, tu, mu vsub.vv v8, v8, v8 vsetvli x28, x0, e32, m1, tu, mu vsub.vv v8, v8, v8 vsetvli x28, x0, e32, m2, tu, mu vsub.vv v8, v8, v8 vsetvli x28, x0, e32, m4, tu, mu vsub.vv v8, v8, v8 vsetvli x28, x0, e32, m8, tu, mu vsub.vv v8, v8, v8 vsetvli x28, x0, e64, m1, tu, mu vsub.vv v8, v8, v8 vsetvli x28, x0, e64, m2, tu, mu vsub.vv v8, v8, v8 vsetvli x28, x0, e64, m4, tu, mu vsub.vv v8, v8, v8 vsetvli x28, x0, e64, m8, tu, mu vsub.vv v8, v8, v8 vsetvli x28, x0, e8, mf2, tu, mu vsub.vx v8, v8, x30 vsetvli x28, x0, e8, mf4, tu, mu vsub.vx v8, v8, x30 vsetvli x28, x0, e8, mf8, tu, mu vsub.vx v8, v8, x30 vsetvli x28, x0, e8, m1, tu, mu vsub.vx v8, v8, x30 vsetvli x28, x0, e8, m2, tu, mu vsub.vx v8, v8, x30 vsetvli x28, x0, e8, m4, tu, mu vsub.vx v8, v8, x30 vsetvli x28, x0, e8, m8, tu, mu vsub.vx v8, v8, x30 vsetvli x28, x0, e16, mf2, tu, mu vsub.vx v8, v8, x30 vsetvli x28, x0, e16, mf4, tu, mu vsub.vx v8, v8, x30 vsetvli x28, x0, e16, m1, tu, mu vsub.vx v8, v8, x30 vsetvli x28, x0, e16, m2, tu, mu vsub.vx v8, v8, x30 vsetvli x28, x0, e16, m4, tu, mu vsub.vx v8, v8, x30 vsetvli x28, x0, e16, m8, tu, mu vsub.vx v8, v8, x30 vsetvli x28, x0, e32, mf2, tu, mu vsub.vx v8, v8, x30 vsetvli x28, x0, e32, m1, tu, mu vsub.vx v8, v8, x30 vsetvli x28, x0, e32, m2, tu, mu vsub.vx v8, v8, x30 vsetvli x28, x0, e32, m4, tu, mu vsub.vx v8, v8, x30 vsetvli x28, x0, e32, m8, tu, mu vsub.vx v8, v8, x30 vsetvli x28, x0, e64, m1, tu, mu vsub.vx v8, v8, x30 vsetvli x28, x0, e64, m2, tu, mu vsub.vx v8, v8, x30 vsetvli x28, x0, e64, m4, tu, mu vsub.vx v8, v8, x30 vsetvli x28, x0, e64, m8, tu, mu vsub.vx v8, v8, x30 vsetvli x28, x0, e8, mf2, tu, mu vadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e8, mf4, tu, mu vadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e8, mf8, tu, mu vadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e8, m1, tu, mu vadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e8, m2, tu, mu vadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e8, m4, tu, mu vadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e8, m8, tu, mu vadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e16, mf2, tu, mu vadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e16, mf4, tu, mu vadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e16, m1, tu, mu vadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e16, m2, tu, mu vadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e16, m4, tu, mu vadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e16, m8, tu, mu vadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e32, mf2, tu, mu vadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e32, m1, tu, mu vadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e32, m2, tu, mu vadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e32, m4, tu, mu vadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e32, m8, tu, mu vadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e64, m1, tu, mu vadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e64, m2, tu, mu vadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e64, m4, tu, mu vadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e64, m8, tu, mu vadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e8, mf2, tu, mu vadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e8, mf4, tu, mu vadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e8, mf8, tu, mu vadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e8, m1, tu, mu vadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e8, m2, tu, mu vadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e8, m4, tu, mu vadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e8, m8, tu, mu vadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e16, mf2, tu, mu vadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e16, mf4, tu, mu vadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e16, m1, tu, mu vadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e16, m2, tu, mu vadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e16, m4, tu, mu vadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e16, m8, tu, mu vadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e32, mf2, tu, mu vadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e32, m1, tu, mu vadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e32, m2, tu, mu vadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e32, m4, tu, mu vadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e32, m8, tu, mu vadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e64, m1, tu, mu vadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e64, m2, tu, mu vadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e64, m4, tu, mu vadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e64, m8, tu, mu vadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e8, mf2, tu, mu vadc.vim v8, v8, 12, v0 vsetvli x28, x0, e8, mf4, tu, mu vadc.vim v8, v8, 12, v0 vsetvli x28, x0, e8, mf8, tu, mu vadc.vim v8, v8, 12, v0 vsetvli x28, x0, e8, m1, tu, mu vadc.vim v8, v8, 12, v0 vsetvli x28, x0, e8, m2, tu, mu vadc.vim v8, v8, 12, v0 vsetvli x28, x0, e8, m4, tu, mu vadc.vim v8, v8, 12, v0 vsetvli x28, x0, e8, m8, tu, mu vadc.vim v8, v8, 12, v0 vsetvli x28, x0, e16, mf2, tu, mu vadc.vim v8, v8, 12, v0 vsetvli x28, x0, e16, mf4, tu, mu vadc.vim v8, v8, 12, v0 vsetvli x28, x0, e16, m1, tu, mu vadc.vim v8, v8, 12, v0 vsetvli x28, x0, e16, m2, tu, mu vadc.vim v8, v8, 12, v0 vsetvli x28, x0, e16, m4, tu, mu vadc.vim v8, v8, 12, v0 vsetvli x28, x0, e16, m8, tu, mu vadc.vim v8, v8, 12, v0 vsetvli x28, x0, e32, mf2, tu, mu vadc.vim v8, v8, 12, v0 vsetvli x28, x0, e32, m1, tu, mu vadc.vim v8, v8, 12, v0 vsetvli x28, x0, e32, m2, tu, mu vadc.vim v8, v8, 12, v0 vsetvli x28, x0, e32, m4, tu, mu vadc.vim v8, v8, 12, v0 vsetvli x28, x0, e32, m8, tu, mu vadc.vim v8, v8, 12, v0 vsetvli x28, x0, e64, m1, tu, mu vadc.vim v8, v8, 12, v0 vsetvli x28, x0, e64, m2, tu, mu vadc.vim v8, v8, 12, v0 vsetvli x28, x0, e64, m4, tu, mu vadc.vim v8, v8, 12, v0 vsetvli x28, x0, e64, m8, tu, mu vadc.vim v8, v8, 12, v0 vsetvli x28, x0, e8, mf2, tu, mu vsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e8, mf4, tu, mu vsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e8, mf8, tu, mu vsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e8, m1, tu, mu vsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e8, m2, tu, mu vsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e8, m4, tu, mu vsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e8, m8, tu, mu vsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e16, mf2, tu, mu vsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e16, mf4, tu, mu vsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e16, m1, tu, mu vsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e16, m2, tu, mu vsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e16, m4, tu, mu vsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e16, m8, tu, mu vsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e32, mf2, tu, mu vsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e32, m1, tu, mu vsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e32, m2, tu, mu vsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e32, m4, tu, mu vsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e32, m8, tu, mu vsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e64, m1, tu, mu vsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e64, m2, tu, mu vsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e64, m4, tu, mu vsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e64, m8, tu, mu vsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e8, mf2, tu, mu vsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e8, mf4, tu, mu vsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e8, mf8, tu, mu vsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e8, m1, tu, mu vsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e8, m2, tu, mu vsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e8, m4, tu, mu vsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e8, m8, tu, mu vsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e16, mf2, tu, mu vsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e16, mf4, tu, mu vsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e16, m1, tu, mu vsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e16, m2, tu, mu vsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e16, m4, tu, mu vsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e16, m8, tu, mu vsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e32, mf2, tu, mu vsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e32, m1, tu, mu vsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e32, m2, tu, mu vsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e32, m4, tu, mu vsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e32, m8, tu, mu vsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e64, m1, tu, mu vsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e64, m2, tu, mu vsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e64, m4, tu, mu vsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e64, m8, tu, mu vsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e8, mf2, tu, mu vwaddu.vv v8, v16, v24 vsetvli x28, x0, e8, mf4, tu, mu vwaddu.vv v8, v16, v24 vsetvli x28, x0, e8, mf8, tu, mu vwaddu.vv v8, v16, v24 vsetvli x28, x0, e8, m1, tu, mu vwaddu.vv v8, v16, v24 vsetvli x28, x0, e8, m2, tu, mu vwaddu.vv v8, v16, v24 vsetvli x28, x0, e8, m4, tu, mu vwaddu.vv v8, v16, v24 vsetvli x28, x0, e16, mf2, tu, mu vwaddu.vv v8, v16, v24 vsetvli x28, x0, e16, mf4, tu, mu vwaddu.vv v8, v16, v24 vsetvli x28, x0, e16, m1, tu, mu vwaddu.vv v8, v16, v24 vsetvli x28, x0, e16, m2, tu, mu vwaddu.vv v8, v16, v24 vsetvli x28, x0, e16, m4, tu, mu vwaddu.vv v8, v16, v24 vsetvli x28, x0, e32, mf2, tu, mu vwaddu.vv v8, v16, v24 vsetvli x28, x0, e32, m1, tu, mu vwaddu.vv v8, v16, v24 vsetvli x28, x0, e32, m2, tu, mu vwaddu.vv v8, v16, v24 vsetvli x28, x0, e32, m4, tu, mu vwaddu.vv v8, v16, v24 vsetvli x28, x0, e8, mf2, tu, mu vwaddu.vx v8, v16, x30 vsetvli x28, x0, e8, mf4, tu, mu vwaddu.vx v8, v16, x30 vsetvli x28, x0, e8, mf8, tu, mu vwaddu.vx v8, v16, x30 vsetvli x28, x0, e8, m1, tu, mu vwaddu.vx v8, v16, x30 vsetvli x28, x0, e8, m2, tu, mu vwaddu.vx v8, v16, x30 vsetvli x28, x0, e8, m4, tu, mu vwaddu.vx v8, v16, x30 vsetvli x28, x0, e16, mf2, tu, mu vwaddu.vx v8, v16, x30 vsetvli x28, x0, e16, mf4, tu, mu vwaddu.vx v8, v16, x30 vsetvli x28, x0, e16, m1, tu, mu vwaddu.vx v8, v16, x30 vsetvli x28, x0, e16, m2, tu, mu vwaddu.vx v8, v16, x30 vsetvli x28, x0, e16, m4, tu, mu vwaddu.vx v8, v16, x30 vsetvli x28, x0, e32, mf2, tu, mu vwaddu.vx v8, v16, x30 vsetvli x28, x0, e32, m1, tu, mu vwaddu.vx v8, v16, x30 vsetvli x28, x0, e32, m2, tu, mu vwaddu.vx v8, v16, x30 vsetvli x28, x0, e32, m4, tu, mu vwaddu.vx v8, v16, x30 vsetvli x28, x0, e8, mf2, tu, mu vwadd.vv v8, v16, v24 vsetvli x28, x0, e8, mf4, tu, mu vwadd.vv v8, v16, v24 vsetvli x28, x0, e8, mf8, tu, mu vwadd.vv v8, v16, v24 vsetvli x28, x0, e8, m1, tu, mu vwadd.vv v8, v16, v24 vsetvli x28, x0, e8, m2, tu, mu vwadd.vv v8, v16, v24 vsetvli x28, x0, e8, m4, tu, mu vwadd.vv v8, v16, v24 vsetvli x28, x0, e16, mf2, tu, mu vwadd.vv v8, v16, v24 vsetvli x28, x0, e16, mf4, tu, mu vwadd.vv v8, v16, v24 vsetvli x28, x0, e16, m1, tu, mu vwadd.vv v8, v16, v24 vsetvli x28, x0, e16, m2, tu, mu vwadd.vv v8, v16, v24 vsetvli x28, x0, e16, m4, tu, mu vwadd.vv v8, v16, v24 vsetvli x28, x0, e32, mf2, tu, mu vwadd.vv v8, v16, v24 vsetvli x28, x0, e32, m1, tu, mu vwadd.vv v8, v16, v24 vsetvli x28, x0, e32, m2, tu, mu vwadd.vv v8, v16, v24 vsetvli x28, x0, e32, m4, tu, mu vwadd.vv v8, v16, v24 vsetvli x28, x0, e8, mf2, tu, mu vwadd.vx v8, v16, x30 vsetvli x28, x0, e8, mf4, tu, mu vwadd.vx v8, v16, x30 vsetvli x28, x0, e8, mf8, tu, mu vwadd.vx v8, v16, x30 vsetvli x28, x0, e8, m1, tu, mu vwadd.vx v8, v16, x30 vsetvli x28, x0, e8, m2, tu, mu vwadd.vx v8, v16, x30 vsetvli x28, x0, e8, m4, tu, mu vwadd.vx v8, v16, x30 vsetvli x28, x0, e16, mf2, tu, mu vwadd.vx v8, v16, x30 vsetvli x28, x0, e16, mf4, tu, mu vwadd.vx v8, v16, x30 vsetvli x28, x0, e16, m1, tu, mu vwadd.vx v8, v16, x30 vsetvli x28, x0, e16, m2, tu, mu vwadd.vx v8, v16, x30 vsetvli x28, x0, e16, m4, tu, mu vwadd.vx v8, v16, x30 vsetvli x28, x0, e32, mf2, tu, mu vwadd.vx v8, v16, x30 vsetvli x28, x0, e32, m1, tu, mu vwadd.vx v8, v16, x30 vsetvli x28, x0, e32, m2, tu, mu vwadd.vx v8, v16, x30 vsetvli x28, x0, e32, m4, tu, mu vwadd.vx v8, v16, x30 vsetvli x28, x0, e8, mf2, tu, mu vwsubu.vv v8, v16, v24 vsetvli x28, x0, e8, mf4, tu, mu vwsubu.vv v8, v16, v24 vsetvli x28, x0, e8, mf8, tu, mu vwsubu.vv v8, v16, v24 vsetvli x28, x0, e8, m1, tu, mu vwsubu.vv v8, v16, v24 vsetvli x28, x0, e8, m2, tu, mu vwsubu.vv v8, v16, v24 vsetvli x28, x0, e8, m4, tu, mu vwsubu.vv v8, v16, v24 vsetvli x28, x0, e16, mf2, tu, mu vwsubu.vv v8, v16, v24 vsetvli x28, x0, e16, mf4, tu, mu vwsubu.vv v8, v16, v24 vsetvli x28, x0, e16, m1, tu, mu vwsubu.vv v8, v16, v24 vsetvli x28, x0, e16, m2, tu, mu vwsubu.vv v8, v16, v24 vsetvli x28, x0, e16, m4, tu, mu vwsubu.vv v8, v16, v24 vsetvli x28, x0, e32, mf2, tu, mu vwsubu.vv v8, v16, v24 vsetvli x28, x0, e32, m1, tu, mu vwsubu.vv v8, v16, v24 vsetvli x28, x0, e32, m2, tu, mu vwsubu.vv v8, v16, v24 vsetvli x28, x0, e32, m4, tu, mu vwsubu.vv v8, v16, v24 vsetvli x28, x0, e8, mf2, tu, mu vwsubu.vx v8, v16, x30 vsetvli x28, x0, e8, mf4, tu, mu vwsubu.vx v8, v16, x30 vsetvli x28, x0, e8, mf8, tu, mu vwsubu.vx v8, v16, x30 vsetvli x28, x0, e8, m1, tu, mu vwsubu.vx v8, v16, x30 vsetvli x28, x0, e8, m2, tu, mu vwsubu.vx v8, v16, x30 vsetvli x28, x0, e8, m4, tu, mu vwsubu.vx v8, v16, x30 vsetvli x28, x0, e16, mf2, tu, mu vwsubu.vx v8, v16, x30 vsetvli x28, x0, e16, mf4, tu, mu vwsubu.vx v8, v16, x30 vsetvli x28, x0, e16, m1, tu, mu vwsubu.vx v8, v16, x30 vsetvli x28, x0, e16, m2, tu, mu vwsubu.vx v8, v16, x30 vsetvli x28, x0, e16, m4, tu, mu vwsubu.vx v8, v16, x30 vsetvli x28, x0, e32, mf2, tu, mu vwsubu.vx v8, v16, x30 vsetvli x28, x0, e32, m1, tu, mu vwsubu.vx v8, v16, x30 vsetvli x28, x0, e32, m2, tu, mu vwsubu.vx v8, v16, x30 vsetvli x28, x0, e32, m4, tu, mu vwsubu.vx v8, v16, x30 vsetvli x28, x0, e8, mf2, tu, mu vwsub.vv v8, v16, v24 vsetvli x28, x0, e8, mf4, tu, mu vwsub.vv v8, v16, v24 vsetvli x28, x0, e8, mf8, tu, mu vwsub.vv v8, v16, v24 vsetvli x28, x0, e8, m1, tu, mu vwsub.vv v8, v16, v24 vsetvli x28, x0, e8, m2, tu, mu vwsub.vv v8, v16, v24 vsetvli x28, x0, e8, m4, tu, mu vwsub.vv v8, v16, v24 vsetvli x28, x0, e16, mf2, tu, mu vwsub.vv v8, v16, v24 vsetvli x28, x0, e16, mf4, tu, mu vwsub.vv v8, v16, v24 vsetvli x28, x0, e16, m1, tu, mu vwsub.vv v8, v16, v24 vsetvli x28, x0, e16, m2, tu, mu vwsub.vv v8, v16, v24 vsetvli x28, x0, e16, m4, tu, mu vwsub.vv v8, v16, v24 vsetvli x28, x0, e32, mf2, tu, mu vwsub.vv v8, v16, v24 vsetvli x28, x0, e32, m1, tu, mu vwsub.vv v8, v16, v24 vsetvli x28, x0, e32, m2, tu, mu vwsub.vv v8, v16, v24 vsetvli x28, x0, e32, m4, tu, mu vwsub.vv v8, v16, v24 vsetvli x28, x0, e8, mf2, tu, mu vwsub.vx v8, v16, x30 vsetvli x28, x0, e8, mf4, tu, mu vwsub.vx v8, v16, x30 vsetvli x28, x0, e8, mf8, tu, mu vwsub.vx v8, v16, x30 vsetvli x28, x0, e8, m1, tu, mu vwsub.vx v8, v16, x30 vsetvli x28, x0, e8, m2, tu, mu vwsub.vx v8, v16, x30 vsetvli x28, x0, e8, m4, tu, mu vwsub.vx v8, v16, x30 vsetvli x28, x0, e16, mf2, tu, mu vwsub.vx v8, v16, x30 vsetvli x28, x0, e16, mf4, tu, mu vwsub.vx v8, v16, x30 vsetvli x28, x0, e16, m1, tu, mu vwsub.vx v8, v16, x30 vsetvli x28, x0, e16, m2, tu, mu vwsub.vx v8, v16, x30 vsetvli x28, x0, e16, m4, tu, mu vwsub.vx v8, v16, x30 vsetvli x28, x0, e32, mf2, tu, mu vwsub.vx v8, v16, x30 vsetvli x28, x0, e32, m1, tu, mu vwsub.vx v8, v16, x30 vsetvli x28, x0, e32, m2, tu, mu vwsub.vx v8, v16, x30 vsetvli x28, x0, e32, m4, tu, mu vwsub.vx v8, v16, x30 vsetvli x28, x0, e8, mf2, tu, mu vaaddu.vv v8, v8, v8 vsetvli x28, x0, e8, mf4, tu, mu vaaddu.vv v8, v8, v8 vsetvli x28, x0, e8, mf8, tu, mu vaaddu.vv v8, v8, v8 vsetvli x28, x0, e8, m1, tu, mu vaaddu.vv v8, v8, v8 vsetvli x28, x0, e8, m2, tu, mu vaaddu.vv v8, v8, v8 vsetvli x28, x0, e8, m4, tu, mu vaaddu.vv v8, v8, v8 vsetvli x28, x0, e8, m8, tu, mu vaaddu.vv v8, v8, v8 vsetvli x28, x0, e16, mf2, tu, mu vaaddu.vv v8, v8, v8 vsetvli x28, x0, e16, mf4, tu, mu vaaddu.vv v8, v8, v8 vsetvli x28, x0, e16, m1, tu, mu vaaddu.vv v8, v8, v8 vsetvli x28, x0, e16, m2, tu, mu vaaddu.vv v8, v8, v8 vsetvli x28, x0, e16, m4, tu, mu vaaddu.vv v8, v8, v8 vsetvli x28, x0, e16, m8, tu, mu vaaddu.vv v8, v8, v8 vsetvli x28, x0, e32, mf2, tu, mu vaaddu.vv v8, v8, v8 vsetvli x28, x0, e32, m1, tu, mu vaaddu.vv v8, v8, v8 vsetvli x28, x0, e32, m2, tu, mu vaaddu.vv v8, v8, v8 vsetvli x28, x0, e32, m4, tu, mu vaaddu.vv v8, v8, v8 vsetvli x28, x0, e32, m8, tu, mu vaaddu.vv v8, v8, v8 vsetvli x28, x0, e64, m1, tu, mu vaaddu.vv v8, v8, v8 vsetvli x28, x0, e64, m2, tu, mu vaaddu.vv v8, v8, v8 vsetvli x28, x0, e64, m4, tu, mu vaaddu.vv v8, v8, v8 vsetvli x28, x0, e64, m8, tu, mu vaaddu.vv v8, v8, v8 vsetvli x28, x0, e8, mf2, tu, mu vaaddu.vx v8, v8, x30 vsetvli x28, x0, e8, mf4, tu, mu vaaddu.vx v8, v8, x30 vsetvli x28, x0, e8, mf8, tu, mu vaaddu.vx v8, v8, x30 vsetvli x28, x0, e8, m1, tu, mu vaaddu.vx v8, v8, x30 vsetvli x28, x0, e8, m2, tu, mu vaaddu.vx v8, v8, x30 vsetvli x28, x0, e8, m4, tu, mu vaaddu.vx v8, v8, x30 vsetvli x28, x0, e8, m8, tu, mu vaaddu.vx v8, v8, x30 vsetvli x28, x0, e16, mf2, tu, mu vaaddu.vx v8, v8, x30 vsetvli x28, x0, e16, mf4, tu, mu vaaddu.vx v8, v8, x30 vsetvli x28, x0, e16, m1, tu, mu vaaddu.vx v8, v8, x30 vsetvli x28, x0, e16, m2, tu, mu vaaddu.vx v8, v8, x30 vsetvli x28, x0, e16, m4, tu, mu vaaddu.vx v8, v8, x30 vsetvli x28, x0, e16, m8, tu, mu vaaddu.vx v8, v8, x30 vsetvli x28, x0, e32, mf2, tu, mu vaaddu.vx v8, v8, x30 vsetvli x28, x0, e32, m1, tu, mu vaaddu.vx v8, v8, x30 vsetvli x28, x0, e32, m2, tu, mu vaaddu.vx v8, v8, x30 vsetvli x28, x0, e32, m4, tu, mu vaaddu.vx v8, v8, x30 vsetvli x28, x0, e32, m8, tu, mu vaaddu.vx v8, v8, x30 vsetvli x28, x0, e64, m1, tu, mu vaaddu.vx v8, v8, x30 vsetvli x28, x0, e64, m2, tu, mu vaaddu.vx v8, v8, x30 vsetvli x28, x0, e64, m4, tu, mu vaaddu.vx v8, v8, x30 vsetvli x28, x0, e64, m8, tu, mu vaaddu.vx v8, v8, x30 vsetvli x28, x0, e8, mf2, tu, mu vaadd.vv v8, v8, v8 vsetvli x28, x0, e8, mf4, tu, mu vaadd.vv v8, v8, v8 vsetvli x28, x0, e8, mf8, tu, mu vaadd.vv v8, v8, v8 vsetvli x28, x0, e8, m1, tu, mu vaadd.vv v8, v8, v8 vsetvli x28, x0, e8, m2, tu, mu vaadd.vv v8, v8, v8 vsetvli x28, x0, e8, m4, tu, mu vaadd.vv v8, v8, v8 vsetvli x28, x0, e8, m8, tu, mu vaadd.vv v8, v8, v8 vsetvli x28, x0, e16, mf2, tu, mu vaadd.vv v8, v8, v8 vsetvli x28, x0, e16, mf4, tu, mu vaadd.vv v8, v8, v8 vsetvli x28, x0, e16, m1, tu, mu vaadd.vv v8, v8, v8 vsetvli x28, x0, e16, m2, tu, mu vaadd.vv v8, v8, v8 vsetvli x28, x0, e16, m4, tu, mu vaadd.vv v8, v8, v8 vsetvli x28, x0, e16, m8, tu, mu vaadd.vv v8, v8, v8 vsetvli x28, x0, e32, mf2, tu, mu vaadd.vv v8, v8, v8 vsetvli x28, x0, e32, m1, tu, mu vaadd.vv v8, v8, v8 vsetvli x28, x0, e32, m2, tu, mu vaadd.vv v8, v8, v8 vsetvli x28, x0, e32, m4, tu, mu vaadd.vv v8, v8, v8 vsetvli x28, x0, e32, m8, tu, mu vaadd.vv v8, v8, v8 vsetvli x28, x0, e64, m1, tu, mu vaadd.vv v8, v8, v8 vsetvli x28, x0, e64, m2, tu, mu vaadd.vv v8, v8, v8 vsetvli x28, x0, e64, m4, tu, mu vaadd.vv v8, v8, v8 vsetvli x28, x0, e64, m8, tu, mu vaadd.vv v8, v8, v8 vsetvli x28, x0, e8, mf2, tu, mu vaadd.vx v8, v8, x30 vsetvli x28, x0, e8, mf4, tu, mu vaadd.vx v8, v8, x30 vsetvli x28, x0, e8, mf8, tu, mu vaadd.vx v8, v8, x30 vsetvli x28, x0, e8, m1, tu, mu vaadd.vx v8, v8, x30 vsetvli x28, x0, e8, m2, tu, mu vaadd.vx v8, v8, x30 vsetvli x28, x0, e8, m4, tu, mu vaadd.vx v8, v8, x30 vsetvli x28, x0, e8, m8, tu, mu vaadd.vx v8, v8, x30 vsetvli x28, x0, e16, mf2, tu, mu vaadd.vx v8, v8, x30 vsetvli x28, x0, e16, mf4, tu, mu vaadd.vx v8, v8, x30 vsetvli x28, x0, e16, m1, tu, mu vaadd.vx v8, v8, x30 vsetvli x28, x0, e16, m2, tu, mu vaadd.vx v8, v8, x30 vsetvli x28, x0, e16, m4, tu, mu vaadd.vx v8, v8, x30 vsetvli x28, x0, e16, m8, tu, mu vaadd.vx v8, v8, x30 vsetvli x28, x0, e32, mf2, tu, mu vaadd.vx v8, v8, x30 vsetvli x28, x0, e32, m1, tu, mu vaadd.vx v8, v8, x30 vsetvli x28, x0, e32, m2, tu, mu vaadd.vx v8, v8, x30 vsetvli x28, x0, e32, m4, tu, mu vaadd.vx v8, v8, x30 vsetvli x28, x0, e32, m8, tu, mu vaadd.vx v8, v8, x30 vsetvli x28, x0, e64, m1, tu, mu vaadd.vx v8, v8, x30 vsetvli x28, x0, e64, m2, tu, mu vaadd.vx v8, v8, x30 vsetvli x28, x0, e64, m4, tu, mu vaadd.vx v8, v8, x30 vsetvli x28, x0, e64, m8, tu, mu vaadd.vx v8, v8, x30 vsetvli x28, x0, e8, mf2, tu, mu vasubu.vv v8, v8, v8 vsetvli x28, x0, e8, mf4, tu, mu vasubu.vv v8, v8, v8 vsetvli x28, x0, e8, mf8, tu, mu vasubu.vv v8, v8, v8 vsetvli x28, x0, e8, m1, tu, mu vasubu.vv v8, v8, v8 vsetvli x28, x0, e8, m2, tu, mu vasubu.vv v8, v8, v8 vsetvli x28, x0, e8, m4, tu, mu vasubu.vv v8, v8, v8 vsetvli x28, x0, e8, m8, tu, mu vasubu.vv v8, v8, v8 vsetvli x28, x0, e16, mf2, tu, mu vasubu.vv v8, v8, v8 vsetvli x28, x0, e16, mf4, tu, mu vasubu.vv v8, v8, v8 vsetvli x28, x0, e16, m1, tu, mu vasubu.vv v8, v8, v8 vsetvli x28, x0, e16, m2, tu, mu vasubu.vv v8, v8, v8 vsetvli x28, x0, e16, m4, tu, mu vasubu.vv v8, v8, v8 vsetvli x28, x0, e16, m8, tu, mu vasubu.vv v8, v8, v8 vsetvli x28, x0, e32, mf2, tu, mu vasubu.vv v8, v8, v8 vsetvli x28, x0, e32, m1, tu, mu vasubu.vv v8, v8, v8 vsetvli x28, x0, e32, m2, tu, mu vasubu.vv v8, v8, v8 vsetvli x28, x0, e32, m4, tu, mu vasubu.vv v8, v8, v8 vsetvli x28, x0, e32, m8, tu, mu vasubu.vv v8, v8, v8 vsetvli x28, x0, e64, m1, tu, mu vasubu.vv v8, v8, v8 vsetvli x28, x0, e64, m2, tu, mu vasubu.vv v8, v8, v8 vsetvli x28, x0, e64, m4, tu, mu vasubu.vv v8, v8, v8 vsetvli x28, x0, e64, m8, tu, mu vasubu.vv v8, v8, v8 vsetvli x28, x0, e8, mf2, tu, mu vasubu.vx v8, v8, x30 vsetvli x28, x0, e8, mf4, tu, mu vasubu.vx v8, v8, x30 vsetvli x28, x0, e8, mf8, tu, mu vasubu.vx v8, v8, x30 vsetvli x28, x0, e8, m1, tu, mu vasubu.vx v8, v8, x30 vsetvli x28, x0, e8, m2, tu, mu vasubu.vx v8, v8, x30 vsetvli x28, x0, e8, m4, tu, mu vasubu.vx v8, v8, x30 vsetvli x28, x0, e8, m8, tu, mu vasubu.vx v8, v8, x30 vsetvli x28, x0, e16, mf2, tu, mu vasubu.vx v8, v8, x30 vsetvli x28, x0, e16, mf4, tu, mu vasubu.vx v8, v8, x30 vsetvli x28, x0, e16, m1, tu, mu vasubu.vx v8, v8, x30 vsetvli x28, x0, e16, m2, tu, mu vasubu.vx v8, v8, x30 vsetvli x28, x0, e16, m4, tu, mu vasubu.vx v8, v8, x30 vsetvli x28, x0, e16, m8, tu, mu vasubu.vx v8, v8, x30 vsetvli x28, x0, e32, mf2, tu, mu vasubu.vx v8, v8, x30 vsetvli x28, x0, e32, m1, tu, mu vasubu.vx v8, v8, x30 vsetvli x28, x0, e32, m2, tu, mu vasubu.vx v8, v8, x30 vsetvli x28, x0, e32, m4, tu, mu vasubu.vx v8, v8, x30 vsetvli x28, x0, e32, m8, tu, mu vasubu.vx v8, v8, x30 vsetvli x28, x0, e64, m1, tu, mu vasubu.vx v8, v8, x30 vsetvli x28, x0, e64, m2, tu, mu vasubu.vx v8, v8, x30 vsetvli x28, x0, e64, m4, tu, mu vasubu.vx v8, v8, x30 vsetvli x28, x0, e64, m8, tu, mu vasubu.vx v8, v8, x30 vsetvli x28, x0, e8, mf2, tu, mu vasub.vv v8, v8, v8 vsetvli x28, x0, e8, mf4, tu, mu vasub.vv v8, v8, v8 vsetvli x28, x0, e8, mf8, tu, mu vasub.vv v8, v8, v8 vsetvli x28, x0, e8, m1, tu, mu vasub.vv v8, v8, v8 vsetvli x28, x0, e8, m2, tu, mu vasub.vv v8, v8, v8 vsetvli x28, x0, e8, m4, tu, mu vasub.vv v8, v8, v8 vsetvli x28, x0, e8, m8, tu, mu vasub.vv v8, v8, v8 vsetvli x28, x0, e16, mf2, tu, mu vasub.vv v8, v8, v8 vsetvli x28, x0, e16, mf4, tu, mu vasub.vv v8, v8, v8 vsetvli x28, x0, e16, m1, tu, mu vasub.vv v8, v8, v8 vsetvli x28, x0, e16, m2, tu, mu vasub.vv v8, v8, v8 vsetvli x28, x0, e16, m4, tu, mu vasub.vv v8, v8, v8 vsetvli x28, x0, e16, m8, tu, mu vasub.vv v8, v8, v8 vsetvli x28, x0, e32, mf2, tu, mu vasub.vv v8, v8, v8 vsetvli x28, x0, e32, m1, tu, mu vasub.vv v8, v8, v8 vsetvli x28, x0, e32, m2, tu, mu vasub.vv v8, v8, v8 vsetvli x28, x0, e32, m4, tu, mu vasub.vv v8, v8, v8 vsetvli x28, x0, e32, m8, tu, mu vasub.vv v8, v8, v8 vsetvli x28, x0, e64, m1, tu, mu vasub.vv v8, v8, v8 vsetvli x28, x0, e64, m2, tu, mu vasub.vv v8, v8, v8 vsetvli x28, x0, e64, m4, tu, mu vasub.vv v8, v8, v8 vsetvli x28, x0, e64, m8, tu, mu vasub.vv v8, v8, v8 vsetvli x28, x0, e8, mf2, tu, mu vasub.vx v8, v8, x30 vsetvli x28, x0, e8, mf4, tu, mu vasub.vx v8, v8, x30 vsetvli x28, x0, e8, mf8, tu, mu vasub.vx v8, v8, x30 vsetvli x28, x0, e8, m1, tu, mu vasub.vx v8, v8, x30 vsetvli x28, x0, e8, m2, tu, mu vasub.vx v8, v8, x30 vsetvli x28, x0, e8, m4, tu, mu vasub.vx v8, v8, x30 vsetvli x28, x0, e8, m8, tu, mu vasub.vx v8, v8, x30 vsetvli x28, x0, e16, mf2, tu, mu vasub.vx v8, v8, x30 vsetvli x28, x0, e16, mf4, tu, mu vasub.vx v8, v8, x30 vsetvli x28, x0, e16, m1, tu, mu vasub.vx v8, v8, x30 vsetvli x28, x0, e16, m2, tu, mu vasub.vx v8, v8, x30 vsetvli x28, x0, e16, m4, tu, mu vasub.vx v8, v8, x30 vsetvli x28, x0, e16, m8, tu, mu vasub.vx v8, v8, x30 vsetvli x28, x0, e32, mf2, tu, mu vasub.vx v8, v8, x30 vsetvli x28, x0, e32, m1, tu, mu vasub.vx v8, v8, x30 vsetvli x28, x0, e32, m2, tu, mu vasub.vx v8, v8, x30 vsetvli x28, x0, e32, m4, tu, mu vasub.vx v8, v8, x30 vsetvli x28, x0, e32, m8, tu, mu vasub.vx v8, v8, x30 vsetvli x28, x0, e64, m1, tu, mu vasub.vx v8, v8, x30 vsetvli x28, x0, e64, m2, tu, mu vasub.vx v8, v8, x30 vsetvli x28, x0, e64, m4, tu, mu vasub.vx v8, v8, x30 vsetvli x28, x0, e64, m8, tu, mu vasub.vx v8, v8, x30 vsetvli x28, x0, e8, mf2, tu, mu vmadc.vi v8, v8, 12 vsetvli x28, x0, e8, mf4, tu, mu vmadc.vi v8, v8, 12 vsetvli x28, x0, e8, mf8, tu, mu vmadc.vi v8, v8, 12 vsetvli x28, x0, e8, m1, tu, mu vmadc.vi v8, v8, 12 vsetvli x28, x0, e8, m2, tu, mu vmadc.vi v8, v8, 12 vsetvli x28, x0, e8, m4, tu, mu vmadc.vi v8, v8, 12 vsetvli x28, x0, e8, m8, tu, mu vmadc.vi v8, v8, 12 vsetvli x28, x0, e16, mf2, tu, mu vmadc.vi v8, v8, 12 vsetvli x28, x0, e16, mf4, tu, mu vmadc.vi v8, v8, 12 vsetvli x28, x0, e16, m1, tu, mu vmadc.vi v8, v8, 12 vsetvli x28, x0, e16, m2, tu, mu vmadc.vi v8, v8, 12 vsetvli x28, x0, e16, m4, tu, mu vmadc.vi v8, v8, 12 vsetvli x28, x0, e16, m8, tu, mu vmadc.vi v8, v8, 12 vsetvli x28, x0, e32, mf2, tu, mu vmadc.vi v8, v8, 12 vsetvli x28, x0, e32, m1, tu, mu vmadc.vi v8, v8, 12 vsetvli x28, x0, e32, m2, tu, mu vmadc.vi v8, v8, 12 vsetvli x28, x0, e32, m4, tu, mu vmadc.vi v8, v8, 12 vsetvli x28, x0, e32, m8, tu, mu vmadc.vi v8, v8, 12 vsetvli x28, x0, e64, m1, tu, mu vmadc.vi v8, v8, 12 vsetvli x28, x0, e64, m2, tu, mu vmadc.vi v8, v8, 12 vsetvli x28, x0, e64, m4, tu, mu vmadc.vi v8, v8, 12 vsetvli x28, x0, e64, m8, tu, mu vmadc.vi v8, v8, 12 vsetvli x28, x0, e8, mf2, tu, mu vmadc.vim v8, v8, 12, v0 vsetvli x28, x0, e8, mf4, tu, mu vmadc.vim v8, v8, 12, v0 vsetvli x28, x0, e8, mf8, tu, mu vmadc.vim v8, v8, 12, v0 vsetvli x28, x0, e8, m1, tu, mu vmadc.vim v8, v8, 12, v0 vsetvli x28, x0, e8, m2, tu, mu vmadc.vim v8, v8, 12, v0 vsetvli x28, x0, e8, m4, tu, mu vmadc.vim v8, v8, 12, v0 vsetvli x28, x0, e8, m8, tu, mu vmadc.vim v8, v8, 12, v0 vsetvli x28, x0, e16, mf2, tu, mu vmadc.vim v8, v8, 12, v0 vsetvli x28, x0, e16, mf4, tu, mu vmadc.vim v8, v8, 12, v0 vsetvli x28, x0, e16, m1, tu, mu vmadc.vim v8, v8, 12, v0 vsetvli x28, x0, e16, m2, tu, mu vmadc.vim v8, v8, 12, v0 vsetvli x28, x0, e16, m4, tu, mu vmadc.vim v8, v8, 12, v0 vsetvli x28, x0, e16, m8, tu, mu vmadc.vim v8, v8, 12, v0 vsetvli x28, x0, e32, mf2, tu, mu vmadc.vim v8, v8, 12, v0 vsetvli x28, x0, e32, m1, tu, mu vmadc.vim v8, v8, 12, v0 vsetvli x28, x0, e32, m2, tu, mu vmadc.vim v8, v8, 12, v0 vsetvli x28, x0, e32, m4, tu, mu vmadc.vim v8, v8, 12, v0 vsetvli x28, x0, e32, m8, tu, mu vmadc.vim v8, v8, 12, v0 vsetvli x28, x0, e64, m1, tu, mu vmadc.vim v8, v8, 12, v0 vsetvli x28, x0, e64, m2, tu, mu vmadc.vim v8, v8, 12, v0 vsetvli x28, x0, e64, m4, tu, mu vmadc.vim v8, v8, 12, v0 vsetvli x28, x0, e64, m8, tu, mu vmadc.vim v8, v8, 12, v0 vsetvli x28, x0, e8, mf2, tu, mu vmadc.vv v8, v8, v8 vsetvli x28, x0, e8, mf4, tu, mu vmadc.vv v8, v8, v8 vsetvli x28, x0, e8, mf8, tu, mu vmadc.vv v8, v8, v8 vsetvli x28, x0, e8, m1, tu, mu vmadc.vv v8, v8, v8 vsetvli x28, x0, e8, m2, tu, mu vmadc.vv v8, v8, v8 vsetvli x28, x0, e8, m4, tu, mu vmadc.vv v8, v8, v8 vsetvli x28, x0, e8, m8, tu, mu vmadc.vv v8, v8, v8 vsetvli x28, x0, e16, mf2, tu, mu vmadc.vv v8, v8, v8 vsetvli x28, x0, e16, mf4, tu, mu vmadc.vv v8, v8, v8 vsetvli x28, x0, e16, m1, tu, mu vmadc.vv v8, v8, v8 vsetvli x28, x0, e16, m2, tu, mu vmadc.vv v8, v8, v8 vsetvli x28, x0, e16, m4, tu, mu vmadc.vv v8, v8, v8 vsetvli x28, x0, e16, m8, tu, mu vmadc.vv v8, v8, v8 vsetvli x28, x0, e32, mf2, tu, mu vmadc.vv v8, v8, v8 vsetvli x28, x0, e32, m1, tu, mu vmadc.vv v8, v8, v8 vsetvli x28, x0, e32, m2, tu, mu vmadc.vv v8, v8, v8 vsetvli x28, x0, e32, m4, tu, mu vmadc.vv v8, v8, v8 vsetvli x28, x0, e32, m8, tu, mu vmadc.vv v8, v8, v8 vsetvli x28, x0, e64, m1, tu, mu vmadc.vv v8, v8, v8 vsetvli x28, x0, e64, m2, tu, mu vmadc.vv v8, v8, v8 vsetvli x28, x0, e64, m4, tu, mu vmadc.vv v8, v8, v8 vsetvli x28, x0, e64, m8, tu, mu vmadc.vv v8, v8, v8 vsetvli x28, x0, e8, mf2, tu, mu vmadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e8, mf4, tu, mu vmadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e8, mf8, tu, mu vmadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e8, m1, tu, mu vmadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e8, m2, tu, mu vmadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e8, m4, tu, mu vmadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e8, m8, tu, mu vmadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e16, mf2, tu, mu vmadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e16, mf4, tu, mu vmadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e16, m1, tu, mu vmadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e16, m2, tu, mu vmadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e16, m4, tu, mu vmadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e16, m8, tu, mu vmadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e32, mf2, tu, mu vmadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e32, m1, tu, mu vmadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e32, m2, tu, mu vmadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e32, m4, tu, mu vmadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e32, m8, tu, mu vmadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e64, m1, tu, mu vmadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e64, m2, tu, mu vmadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e64, m4, tu, mu vmadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e64, m8, tu, mu vmadc.vvm v8, v8, v8, v0 vsetvli x28, x0, e8, mf2, tu, mu vmadc.vx v8, v8, x30 vsetvli x28, x0, e8, mf4, tu, mu vmadc.vx v8, v8, x30 vsetvli x28, x0, e8, mf8, tu, mu vmadc.vx v8, v8, x30 vsetvli x28, x0, e8, m1, tu, mu vmadc.vx v8, v8, x30 vsetvli x28, x0, e8, m2, tu, mu vmadc.vx v8, v8, x30 vsetvli x28, x0, e8, m4, tu, mu vmadc.vx v8, v8, x30 vsetvli x28, x0, e8, m8, tu, mu vmadc.vx v8, v8, x30 vsetvli x28, x0, e16, mf2, tu, mu vmadc.vx v8, v8, x30 vsetvli x28, x0, e16, mf4, tu, mu vmadc.vx v8, v8, x30 vsetvli x28, x0, e16, m1, tu, mu vmadc.vx v8, v8, x30 vsetvli x28, x0, e16, m2, tu, mu vmadc.vx v8, v8, x30 vsetvli x28, x0, e16, m4, tu, mu vmadc.vx v8, v8, x30 vsetvli x28, x0, e16, m8, tu, mu vmadc.vx v8, v8, x30 vsetvli x28, x0, e32, mf2, tu, mu vmadc.vx v8, v8, x30 vsetvli x28, x0, e32, m1, tu, mu vmadc.vx v8, v8, x30 vsetvli x28, x0, e32, m2, tu, mu vmadc.vx v8, v8, x30 vsetvli x28, x0, e32, m4, tu, mu vmadc.vx v8, v8, x30 vsetvli x28, x0, e32, m8, tu, mu vmadc.vx v8, v8, x30 vsetvli x28, x0, e64, m1, tu, mu vmadc.vx v8, v8, x30 vsetvli x28, x0, e64, m2, tu, mu vmadc.vx v8, v8, x30 vsetvli x28, x0, e64, m4, tu, mu vmadc.vx v8, v8, x30 vsetvli x28, x0, e64, m8, tu, mu vmadc.vx v8, v8, x30 vsetvli x28, x0, e8, mf2, tu, mu vmadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e8, mf4, tu, mu vmadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e8, mf8, tu, mu vmadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e8, m1, tu, mu vmadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e8, m2, tu, mu vmadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e8, m4, tu, mu vmadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e8, m8, tu, mu vmadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e16, mf2, tu, mu vmadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e16, mf4, tu, mu vmadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e16, m1, tu, mu vmadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e16, m2, tu, mu vmadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e16, m4, tu, mu vmadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e16, m8, tu, mu vmadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e32, mf2, tu, mu vmadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e32, m1, tu, mu vmadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e32, m2, tu, mu vmadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e32, m4, tu, mu vmadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e32, m8, tu, mu vmadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e64, m1, tu, mu vmadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e64, m2, tu, mu vmadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e64, m4, tu, mu vmadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e64, m8, tu, mu vmadc.vxm v8, v8, x30, v0 vsetvli x28, x0, e8, mf2, tu, mu vmsbc.vv v8, v8, v8 vsetvli x28, x0, e8, mf4, tu, mu vmsbc.vv v8, v8, v8 vsetvli x28, x0, e8, mf8, tu, mu vmsbc.vv v8, v8, v8 vsetvli x28, x0, e8, m1, tu, mu vmsbc.vv v8, v8, v8 vsetvli x28, x0, e8, m2, tu, mu vmsbc.vv v8, v8, v8 vsetvli x28, x0, e8, m4, tu, mu vmsbc.vv v8, v8, v8 vsetvli x28, x0, e8, m8, tu, mu vmsbc.vv v8, v8, v8 vsetvli x28, x0, e16, mf2, tu, mu vmsbc.vv v8, v8, v8 vsetvli x28, x0, e16, mf4, tu, mu vmsbc.vv v8, v8, v8 vsetvli x28, x0, e16, m1, tu, mu vmsbc.vv v8, v8, v8 vsetvli x28, x0, e16, m2, tu, mu vmsbc.vv v8, v8, v8 vsetvli x28, x0, e16, m4, tu, mu vmsbc.vv v8, v8, v8 vsetvli x28, x0, e16, m8, tu, mu vmsbc.vv v8, v8, v8 vsetvli x28, x0, e32, mf2, tu, mu vmsbc.vv v8, v8, v8 vsetvli x28, x0, e32, m1, tu, mu vmsbc.vv v8, v8, v8 vsetvli x28, x0, e32, m2, tu, mu vmsbc.vv v8, v8, v8 vsetvli x28, x0, e32, m4, tu, mu vmsbc.vv v8, v8, v8 vsetvli x28, x0, e32, m8, tu, mu vmsbc.vv v8, v8, v8 vsetvli x28, x0, e64, m1, tu, mu vmsbc.vv v8, v8, v8 vsetvli x28, x0, e64, m2, tu, mu vmsbc.vv v8, v8, v8 vsetvli x28, x0, e64, m4, tu, mu vmsbc.vv v8, v8, v8 vsetvli x28, x0, e64, m8, tu, mu vmsbc.vv v8, v8, v8 vsetvli x28, x0, e8, mf2, tu, mu vmsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e8, mf4, tu, mu vmsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e8, mf8, tu, mu vmsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e8, m1, tu, mu vmsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e8, m2, tu, mu vmsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e8, m4, tu, mu vmsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e8, m8, tu, mu vmsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e16, mf2, tu, mu vmsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e16, mf4, tu, mu vmsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e16, m1, tu, mu vmsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e16, m2, tu, mu vmsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e16, m4, tu, mu vmsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e16, m8, tu, mu vmsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e32, mf2, tu, mu vmsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e32, m1, tu, mu vmsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e32, m2, tu, mu vmsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e32, m4, tu, mu vmsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e32, m8, tu, mu vmsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e64, m1, tu, mu vmsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e64, m2, tu, mu vmsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e64, m4, tu, mu vmsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e64, m8, tu, mu vmsbc.vvm v8, v8, v8, v0 vsetvli x28, x0, e8, mf2, tu, mu vmsbc.vx v8, v8, x30 vsetvli x28, x0, e8, mf4, tu, mu vmsbc.vx v8, v8, x30 vsetvli x28, x0, e8, mf8, tu, mu vmsbc.vx v8, v8, x30 vsetvli x28, x0, e8, m1, tu, mu vmsbc.vx v8, v8, x30 vsetvli x28, x0, e8, m2, tu, mu vmsbc.vx v8, v8, x30 vsetvli x28, x0, e8, m4, tu, mu vmsbc.vx v8, v8, x30 vsetvli x28, x0, e8, m8, tu, mu vmsbc.vx v8, v8, x30 vsetvli x28, x0, e16, mf2, tu, mu vmsbc.vx v8, v8, x30 vsetvli x28, x0, e16, mf4, tu, mu vmsbc.vx v8, v8, x30 vsetvli x28, x0, e16, m1, tu, mu vmsbc.vx v8, v8, x30 vsetvli x28, x0, e16, m2, tu, mu vmsbc.vx v8, v8, x30 vsetvli x28, x0, e16, m4, tu, mu vmsbc.vx v8, v8, x30 vsetvli x28, x0, e16, m8, tu, mu vmsbc.vx v8, v8, x30 vsetvli x28, x0, e32, mf2, tu, mu vmsbc.vx v8, v8, x30 vsetvli x28, x0, e32, m1, tu, mu vmsbc.vx v8, v8, x30 vsetvli x28, x0, e32, m2, tu, mu vmsbc.vx v8, v8, x30 vsetvli x28, x0, e32, m4, tu, mu vmsbc.vx v8, v8, x30 vsetvli x28, x0, e32, m8, tu, mu vmsbc.vx v8, v8, x30 vsetvli x28, x0, e64, m1, tu, mu vmsbc.vx v8, v8, x30 vsetvli x28, x0, e64, m2, tu, mu vmsbc.vx v8, v8, x30 vsetvli x28, x0, e64, m4, tu, mu vmsbc.vx v8, v8, x30 vsetvli x28, x0, e64, m8, tu, mu vmsbc.vx v8, v8, x30 vsetvli x28, x0, e8, mf2, tu, mu vmsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e8, mf4, tu, mu vmsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e8, mf8, tu, mu vmsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e8, m1, tu, mu vmsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e8, m2, tu, mu vmsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e8, m4, tu, mu vmsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e8, m8, tu, mu vmsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e16, mf2, tu, mu vmsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e16, mf4, tu, mu vmsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e16, m1, tu, mu vmsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e16, m2, tu, mu vmsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e16, m4, tu, mu vmsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e16, m8, tu, mu vmsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e32, mf2, tu, mu vmsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e32, m1, tu, mu vmsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e32, m2, tu, mu vmsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e32, m4, tu, mu vmsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e32, m8, tu, mu vmsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e64, m1, tu, mu vmsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e64, m2, tu, mu vmsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e64, m4, tu, mu vmsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e64, m8, tu, mu vmsbc.vxm v8, v8, x30, v0 vsetvli x28, x0, e8, mf2, tu, mu vrsub.vi v8, v8, 12 vsetvli x28, x0, e8, mf4, tu, mu vrsub.vi v8, v8, 12 vsetvli x28, x0, e8, mf8, tu, mu vrsub.vi v8, v8, 12 vsetvli x28, x0, e8, m1, tu, mu vrsub.vi v8, v8, 12 vsetvli x28, x0, e8, m2, tu, mu vrsub.vi v8, v8, 12 vsetvli x28, x0, e8, m4, tu, mu vrsub.vi v8, v8, 12 vsetvli x28, x0, e8, m8, tu, mu vrsub.vi v8, v8, 12 vsetvli x28, x0, e16, mf2, tu, mu vrsub.vi v8, v8, 12 vsetvli x28, x0, e16, mf4, tu, mu vrsub.vi v8, v8, 12 vsetvli x28, x0, e16, m1, tu, mu vrsub.vi v8, v8, 12 vsetvli x28, x0, e16, m2, tu, mu vrsub.vi v8, v8, 12 vsetvli x28, x0, e16, m4, tu, mu vrsub.vi v8, v8, 12 vsetvli x28, x0, e16, m8, tu, mu vrsub.vi v8, v8, 12 vsetvli x28, x0, e32, mf2, tu, mu vrsub.vi v8, v8, 12 vsetvli x28, x0, e32, m1, tu, mu vrsub.vi v8, v8, 12 vsetvli x28, x0, e32, m2, tu, mu vrsub.vi v8, v8, 12 vsetvli x28, x0, e32, m4, tu, mu vrsub.vi v8, v8, 12 vsetvli x28, x0, e32, m8, tu, mu vrsub.vi v8, v8, 12 vsetvli x28, x0, e64, m1, tu, mu vrsub.vi v8, v8, 12 vsetvli x28, x0, e64, m2, tu, mu vrsub.vi v8, v8, 12 vsetvli x28, x0, e64, m4, tu, mu vrsub.vi v8, v8, 12 vsetvli x28, x0, e64, m8, tu, mu vrsub.vi v8, v8, 12 vsetvli x28, x0, e8, mf2, tu, mu vrsub.vx v8, v8, x30 vsetvli x28, x0, e8, mf4, tu, mu vrsub.vx v8, v8, x30 vsetvli x28, x0, e8, mf8, tu, mu vrsub.vx v8, v8, x30 vsetvli x28, x0, e8, m1, tu, mu vrsub.vx v8, v8, x30 vsetvli x28, x0, e8, m2, tu, mu vrsub.vx v8, v8, x30 vsetvli x28, x0, e8, m4, tu, mu vrsub.vx v8, v8, x30 vsetvli x28, x0, e8, m8, tu, mu vrsub.vx v8, v8, x30 vsetvli x28, x0, e16, mf2, tu, mu vrsub.vx v8, v8, x30 vsetvli x28, x0, e16, mf4, tu, mu vrsub.vx v8, v8, x30 vsetvli x28, x0, e16, m1, tu, mu vrsub.vx v8, v8, x30 vsetvli x28, x0, e16, m2, tu, mu vrsub.vx v8, v8, x30 vsetvli x28, x0, e16, m4, tu, mu vrsub.vx v8, v8, x30 vsetvli x28, x0, e16, m8, tu, mu vrsub.vx v8, v8, x30 vsetvli x28, x0, e32, mf2, tu, mu vrsub.vx v8, v8, x30 vsetvli x28, x0, e32, m1, tu, mu vrsub.vx v8, v8, x30 vsetvli x28, x0, e32, m2, tu, mu vrsub.vx v8, v8, x30 vsetvli x28, x0, e32, m4, tu, mu vrsub.vx v8, v8, x30 vsetvli x28, x0, e32, m8, tu, mu vrsub.vx v8, v8, x30 vsetvli x28, x0, e64, m1, tu, mu vrsub.vx v8, v8, x30 vsetvli x28, x0, e64, m2, tu, mu vrsub.vx v8, v8, x30 vsetvli x28, x0, e64, m4, tu, mu vrsub.vx v8, v8, x30 vsetvli x28, x0, e64, m8, tu, mu vrsub.vx v8, v8, x30 vsetvli x28, x0, e8, mf2, tu, mu vsaddu.vi v8, v8, 12 vsetvli x28, x0, e8, mf4, tu, mu vsaddu.vi v8, v8, 12 vsetvli x28, x0, e8, mf8, tu, mu vsaddu.vi v8, v8, 12 vsetvli x28, x0, e8, m1, tu, mu vsaddu.vi v8, v8, 12 vsetvli x28, x0, e8, m2, tu, mu vsaddu.vi v8, v8, 12 vsetvli x28, x0, e8, m4, tu, mu vsaddu.vi v8, v8, 12 vsetvli x28, x0, e8, m8, tu, mu vsaddu.vi v8, v8, 12 vsetvli x28, x0, e16, mf2, tu, mu vsaddu.vi v8, v8, 12 vsetvli x28, x0, e16, mf4, tu, mu vsaddu.vi v8, v8, 12 vsetvli x28, x0, e16, m1, tu, mu vsaddu.vi v8, v8, 12 vsetvli x28, x0, e16, m2, tu, mu vsaddu.vi v8, v8, 12 vsetvli x28, x0, e16, m4, tu, mu vsaddu.vi v8, v8, 12 vsetvli x28, x0, e16, m8, tu, mu vsaddu.vi v8, v8, 12 vsetvli x28, x0, e32, mf2, tu, mu vsaddu.vi v8, v8, 12 vsetvli x28, x0, e32, m1, tu, mu vsaddu.vi v8, v8, 12 vsetvli x28, x0, e32, m2, tu, mu vsaddu.vi v8, v8, 12 vsetvli x28, x0, e32, m4, tu, mu vsaddu.vi v8, v8, 12 vsetvli x28, x0, e32, m8, tu, mu vsaddu.vi v8, v8, 12 vsetvli x28, x0, e64, m1, tu, mu vsaddu.vi v8, v8, 12 vsetvli x28, x0, e64, m2, tu, mu vsaddu.vi v8, v8, 12 vsetvli x28, x0, e64, m4, tu, mu vsaddu.vi v8, v8, 12 vsetvli x28, x0, e64, m8, tu, mu vsaddu.vi v8, v8, 12 vsetvli x28, x0, e8, mf2, tu, mu vsaddu.vv v8, v8, v8 vsetvli x28, x0, e8, mf4, tu, mu vsaddu.vv v8, v8, v8 vsetvli x28, x0, e8, mf8, tu, mu vsaddu.vv v8, v8, v8 vsetvli x28, x0, e8, m1, tu, mu vsaddu.vv v8, v8, v8 vsetvli x28, x0, e8, m2, tu, mu vsaddu.vv v8, v8, v8 vsetvli x28, x0, e8, m4, tu, mu vsaddu.vv v8, v8, v8 vsetvli x28, x0, e8, m8, tu, mu vsaddu.vv v8, v8, v8 vsetvli x28, x0, e16, mf2, tu, mu vsaddu.vv v8, v8, v8 vsetvli x28, x0, e16, mf4, tu, mu vsaddu.vv v8, v8, v8 vsetvli x28, x0, e16, m1, tu, mu vsaddu.vv v8, v8, v8 vsetvli x28, x0, e16, m2, tu, mu vsaddu.vv v8, v8, v8 vsetvli x28, x0, e16, m4, tu, mu vsaddu.vv v8, v8, v8 vsetvli x28, x0, e16, m8, tu, mu vsaddu.vv v8, v8, v8 vsetvli x28, x0, e32, mf2, tu, mu vsaddu.vv v8, v8, v8 vsetvli x28, x0, e32, m1, tu, mu vsaddu.vv v8, v8, v8 vsetvli x28, x0, e32, m2, tu, mu vsaddu.vv v8, v8, v8 vsetvli x28, x0, e32, m4, tu, mu vsaddu.vv v8, v8, v8 vsetvli x28, x0, e32, m8, tu, mu vsaddu.vv v8, v8, v8 vsetvli x28, x0, e64, m1, tu, mu vsaddu.vv v8, v8, v8 vsetvli x28, x0, e64, m2, tu, mu vsaddu.vv v8, v8, v8 vsetvli x28, x0, e64, m4, tu, mu vsaddu.vv v8, v8, v8 vsetvli x28, x0, e64, m8, tu, mu vsaddu.vv v8, v8, v8 vsetvli x28, x0, e8, mf2, tu, mu vsaddu.vx v8, v8, x30 vsetvli x28, x0, e8, mf4, tu, mu vsaddu.vx v8, v8, x30 vsetvli x28, x0, e8, mf8, tu, mu vsaddu.vx v8, v8, x30 vsetvli x28, x0, e8, m1, tu, mu vsaddu.vx v8, v8, x30 vsetvli x28, x0, e8, m2, tu, mu vsaddu.vx v8, v8, x30 vsetvli x28, x0, e8, m4, tu, mu vsaddu.vx v8, v8, x30 vsetvli x28, x0, e8, m8, tu, mu vsaddu.vx v8, v8, x30 vsetvli x28, x0, e16, mf2, tu, mu vsaddu.vx v8, v8, x30 vsetvli x28, x0, e16, mf4, tu, mu vsaddu.vx v8, v8, x30 vsetvli x28, x0, e16, m1, tu, mu vsaddu.vx v8, v8, x30 vsetvli x28, x0, e16, m2, tu, mu vsaddu.vx v8, v8, x30 vsetvli x28, x0, e16, m4, tu, mu vsaddu.vx v8, v8, x30 vsetvli x28, x0, e16, m8, tu, mu vsaddu.vx v8, v8, x30 vsetvli x28, x0, e32, mf2, tu, mu vsaddu.vx v8, v8, x30 vsetvli x28, x0, e32, m1, tu, mu vsaddu.vx v8, v8, x30 vsetvli x28, x0, e32, m2, tu, mu vsaddu.vx v8, v8, x30 vsetvli x28, x0, e32, m4, tu, mu vsaddu.vx v8, v8, x30 vsetvli x28, x0, e32, m8, tu, mu vsaddu.vx v8, v8, x30 vsetvli x28, x0, e64, m1, tu, mu vsaddu.vx v8, v8, x30 vsetvli x28, x0, e64, m2, tu, mu vsaddu.vx v8, v8, x30 vsetvli x28, x0, e64, m4, tu, mu vsaddu.vx v8, v8, x30 vsetvli x28, x0, e64, m8, tu, mu vsaddu.vx v8, v8, x30 vsetvli x28, x0, e8, mf2, tu, mu vsadd.vi v8, v8, 12 vsetvli x28, x0, e8, mf4, tu, mu vsadd.vi v8, v8, 12 vsetvli x28, x0, e8, mf8, tu, mu vsadd.vi v8, v8, 12 vsetvli x28, x0, e8, m1, tu, mu vsadd.vi v8, v8, 12 vsetvli x28, x0, e8, m2, tu, mu vsadd.vi v8, v8, 12 vsetvli x28, x0, e8, m4, tu, mu vsadd.vi v8, v8, 12 vsetvli x28, x0, e8, m8, tu, mu vsadd.vi v8, v8, 12 vsetvli x28, x0, e16, mf2, tu, mu vsadd.vi v8, v8, 12 vsetvli x28, x0, e16, mf4, tu, mu vsadd.vi v8, v8, 12 vsetvli x28, x0, e16, m1, tu, mu vsadd.vi v8, v8, 12 vsetvli x28, x0, e16, m2, tu, mu vsadd.vi v8, v8, 12 vsetvli x28, x0, e16, m4, tu, mu vsadd.vi v8, v8, 12 vsetvli x28, x0, e16, m8, tu, mu vsadd.vi v8, v8, 12 vsetvli x28, x0, e32, mf2, tu, mu vsadd.vi v8, v8, 12 vsetvli x28, x0, e32, m1, tu, mu vsadd.vi v8, v8, 12 vsetvli x28, x0, e32, m2, tu, mu vsadd.vi v8, v8, 12 vsetvli x28, x0, e32, m4, tu, mu vsadd.vi v8, v8, 12 vsetvli x28, x0, e32, m8, tu, mu vsadd.vi v8, v8, 12 vsetvli x28, x0, e64, m1, tu, mu vsadd.vi v8, v8, 12 vsetvli x28, x0, e64, m2, tu, mu vsadd.vi v8, v8, 12 vsetvli x28, x0, e64, m4, tu, mu vsadd.vi v8, v8, 12 vsetvli x28, x0, e64, m8, tu, mu vsadd.vi v8, v8, 12 vsetvli x28, x0, e8, mf2, tu, mu vsadd.vv v8, v8, v8 vsetvli x28, x0, e8, mf4, tu, mu vsadd.vv v8, v8, v8 vsetvli x28, x0, e8, mf8, tu, mu vsadd.vv v8, v8, v8 vsetvli x28, x0, e8, m1, tu, mu vsadd.vv v8, v8, v8 vsetvli x28, x0, e8, m2, tu, mu vsadd.vv v8, v8, v8 vsetvli x28, x0, e8, m4, tu, mu vsadd.vv v8, v8, v8 vsetvli x28, x0, e8, m8, tu, mu vsadd.vv v8, v8, v8 vsetvli x28, x0, e16, mf2, tu, mu vsadd.vv v8, v8, v8 vsetvli x28, x0, e16, mf4, tu, mu vsadd.vv v8, v8, v8 vsetvli x28, x0, e16, m1, tu, mu vsadd.vv v8, v8, v8 vsetvli x28, x0, e16, m2, tu, mu vsadd.vv v8, v8, v8 vsetvli x28, x0, e16, m4, tu, mu vsadd.vv v8, v8, v8 vsetvli x28, x0, e16, m8, tu, mu vsadd.vv v8, v8, v8 vsetvli x28, x0, e32, mf2, tu, mu vsadd.vv v8, v8, v8 vsetvli x28, x0, e32, m1, tu, mu vsadd.vv v8, v8, v8 vsetvli x28, x0, e32, m2, tu, mu vsadd.vv v8, v8, v8 vsetvli x28, x0, e32, m4, tu, mu vsadd.vv v8, v8, v8 vsetvli x28, x0, e32, m8, tu, mu vsadd.vv v8, v8, v8 vsetvli x28, x0, e64, m1, tu, mu vsadd.vv v8, v8, v8 vsetvli x28, x0, e64, m2, tu, mu vsadd.vv v8, v8, v8 vsetvli x28, x0, e64, m4, tu, mu vsadd.vv v8, v8, v8 vsetvli x28, x0, e64, m8, tu, mu vsadd.vv v8, v8, v8 vsetvli x28, x0, e8, mf2, tu, mu vsadd.vx v8, v8, x30 vsetvli x28, x0, e8, mf4, tu, mu vsadd.vx v8, v8, x30 vsetvli x28, x0, e8, mf8, tu, mu vsadd.vx v8, v8, x30 vsetvli x28, x0, e8, m1, tu, mu vsadd.vx v8, v8, x30 vsetvli x28, x0, e8, m2, tu, mu vsadd.vx v8, v8, x30 vsetvli x28, x0, e8, m4, tu, mu vsadd.vx v8, v8, x30 vsetvli x28, x0, e8, m8, tu, mu vsadd.vx v8, v8, x30 vsetvli x28, x0, e16, mf2, tu, mu vsadd.vx v8, v8, x30 vsetvli x28, x0, e16, mf4, tu, mu vsadd.vx v8, v8, x30 vsetvli x28, x0, e16, m1, tu, mu vsadd.vx v8, v8, x30 vsetvli x28, x0, e16, m2, tu, mu vsadd.vx v8, v8, x30 vsetvli x28, x0, e16, m4, tu, mu vsadd.vx v8, v8, x30 vsetvli x28, x0, e16, m8, tu, mu vsadd.vx v8, v8, x30 vsetvli x28, x0, e32, mf2, tu, mu vsadd.vx v8, v8, x30 vsetvli x28, x0, e32, m1, tu, mu vsadd.vx v8, v8, x30 vsetvli x28, x0, e32, m2, tu, mu vsadd.vx v8, v8, x30 vsetvli x28, x0, e32, m4, tu, mu vsadd.vx v8, v8, x30 vsetvli x28, x0, e32, m8, tu, mu vsadd.vx v8, v8, x30 vsetvli x28, x0, e64, m1, tu, mu vsadd.vx v8, v8, x30 vsetvli x28, x0, e64, m2, tu, mu vsadd.vx v8, v8, x30 vsetvli x28, x0, e64, m4, tu, mu vsadd.vx v8, v8, x30 vsetvli x28, x0, e64, m8, tu, mu vsadd.vx v8, v8, x30 vsetvli x28, x0, e8, mf2, tu, mu vssubu.vv v8, v8, v8 vsetvli x28, x0, e8, mf4, tu, mu vssubu.vv v8, v8, v8 vsetvli x28, x0, e8, mf8, tu, mu vssubu.vv v8, v8, v8 vsetvli x28, x0, e8, m1, tu, mu vssubu.vv v8, v8, v8 vsetvli x28, x0, e8, m2, tu, mu vssubu.vv v8, v8, v8 vsetvli x28, x0, e8, m4, tu, mu vssubu.vv v8, v8, v8 vsetvli x28, x0, e8, m8, tu, mu vssubu.vv v8, v8, v8 vsetvli x28, x0, e16, mf2, tu, mu vssubu.vv v8, v8, v8 vsetvli x28, x0, e16, mf4, tu, mu vssubu.vv v8, v8, v8 vsetvli x28, x0, e16, m1, tu, mu vssubu.vv v8, v8, v8 vsetvli x28, x0, e16, m2, tu, mu vssubu.vv v8, v8, v8 vsetvli x28, x0, e16, m4, tu, mu vssubu.vv v8, v8, v8 vsetvli x28, x0, e16, m8, tu, mu vssubu.vv v8, v8, v8 vsetvli x28, x0, e32, mf2, tu, mu vssubu.vv v8, v8, v8 vsetvli x28, x0, e32, m1, tu, mu vssubu.vv v8, v8, v8 vsetvli x28, x0, e32, m2, tu, mu vssubu.vv v8, v8, v8 vsetvli x28, x0, e32, m4, tu, mu vssubu.vv v8, v8, v8 vsetvli x28, x0, e32, m8, tu, mu vssubu.vv v8, v8, v8 vsetvli x28, x0, e64, m1, tu, mu vssubu.vv v8, v8, v8 vsetvli x28, x0, e64, m2, tu, mu vssubu.vv v8, v8, v8 vsetvli x28, x0, e64, m4, tu, mu vssubu.vv v8, v8, v8 vsetvli x28, x0, e64, m8, tu, mu vssubu.vv v8, v8, v8 vsetvli x28, x0, e8, mf2, tu, mu vssubu.vx v8, v8, x30 vsetvli x28, x0, e8, mf4, tu, mu vssubu.vx v8, v8, x30 vsetvli x28, x0, e8, mf8, tu, mu vssubu.vx v8, v8, x30 vsetvli x28, x0, e8, m1, tu, mu vssubu.vx v8, v8, x30 vsetvli x28, x0, e8, m2, tu, mu vssubu.vx v8, v8, x30 vsetvli x28, x0, e8, m4, tu, mu vssubu.vx v8, v8, x30 vsetvli x28, x0, e8, m8, tu, mu vssubu.vx v8, v8, x30 vsetvli x28, x0, e16, mf2, tu, mu vssubu.vx v8, v8, x30 vsetvli x28, x0, e16, mf4, tu, mu vssubu.vx v8, v8, x30 vsetvli x28, x0, e16, m1, tu, mu vssubu.vx v8, v8, x30 vsetvli x28, x0, e16, m2, tu, mu vssubu.vx v8, v8, x30 vsetvli x28, x0, e16, m4, tu, mu vssubu.vx v8, v8, x30 vsetvli x28, x0, e16, m8, tu, mu vssubu.vx v8, v8, x30 vsetvli x28, x0, e32, mf2, tu, mu vssubu.vx v8, v8, x30 vsetvli x28, x0, e32, m1, tu, mu vssubu.vx v8, v8, x30 vsetvli x28, x0, e32, m2, tu, mu vssubu.vx v8, v8, x30 vsetvli x28, x0, e32, m4, tu, mu vssubu.vx v8, v8, x30 vsetvli x28, x0, e32, m8, tu, mu vssubu.vx v8, v8, x30 vsetvli x28, x0, e64, m1, tu, mu vssubu.vx v8, v8, x30 vsetvli x28, x0, e64, m2, tu, mu vssubu.vx v8, v8, x30 vsetvli x28, x0, e64, m4, tu, mu vssubu.vx v8, v8, x30 vsetvli x28, x0, e64, m8, tu, mu vssubu.vx v8, v8, x30 vsetvli x28, x0, e8, mf2, tu, mu vssub.vv v8, v8, v8 vsetvli x28, x0, e8, mf4, tu, mu vssub.vv v8, v8, v8 vsetvli x28, x0, e8, mf8, tu, mu vssub.vv v8, v8, v8 vsetvli x28, x0, e8, m1, tu, mu vssub.vv v8, v8, v8 vsetvli x28, x0, e8, m2, tu, mu vssub.vv v8, v8, v8 vsetvli x28, x0, e8, m4, tu, mu vssub.vv v8, v8, v8 vsetvli x28, x0, e8, m8, tu, mu vssub.vv v8, v8, v8 vsetvli x28, x0, e16, mf2, tu, mu vssub.vv v8, v8, v8 vsetvli x28, x0, e16, mf4, tu, mu vssub.vv v8, v8, v8 vsetvli x28, x0, e16, m1, tu, mu vssub.vv v8, v8, v8 vsetvli x28, x0, e16, m2, tu, mu vssub.vv v8, v8, v8 vsetvli x28, x0, e16, m4, tu, mu vssub.vv v8, v8, v8 vsetvli x28, x0, e16, m8, tu, mu vssub.vv v8, v8, v8 vsetvli x28, x0, e32, mf2, tu, mu vssub.vv v8, v8, v8 vsetvli x28, x0, e32, m1, tu, mu vssub.vv v8, v8, v8 vsetvli x28, x0, e32, m2, tu, mu vssub.vv v8, v8, v8 vsetvli x28, x0, e32, m4, tu, mu vssub.vv v8, v8, v8 vsetvli x28, x0, e32, m8, tu, mu vssub.vv v8, v8, v8 vsetvli x28, x0, e64, m1, tu, mu vssub.vv v8, v8, v8 vsetvli x28, x0, e64, m2, tu, mu vssub.vv v8, v8, v8 vsetvli x28, x0, e64, m4, tu, mu vssub.vv v8, v8, v8 vsetvli x28, x0, e64, m8, tu, mu vssub.vv v8, v8, v8 vsetvli x28, x0, e8, mf2, tu, mu vssub.vx v8, v8, x30 vsetvli x28, x0, e8, mf4, tu, mu vssub.vx v8, v8, x30 vsetvli x28, x0, e8, mf8, tu, mu vssub.vx v8, v8, x30 vsetvli x28, x0, e8, m1, tu, mu vssub.vx v8, v8, x30 vsetvli x28, x0, e8, m2, tu, mu vssub.vx v8, v8, x30 vsetvli x28, x0, e8, m4, tu, mu vssub.vx v8, v8, x30 vsetvli x28, x0, e8, m8, tu, mu vssub.vx v8, v8, x30 vsetvli x28, x0, e16, mf2, tu, mu vssub.vx v8, v8, x30 vsetvli x28, x0, e16, mf4, tu, mu vssub.vx v8, v8, x30 vsetvli x28, x0, e16, m1, tu, mu vssub.vx v8, v8, x30 vsetvli x28, x0, e16, m2, tu, mu vssub.vx v8, v8, x30 vsetvli x28, x0, e16, m4, tu, mu vssub.vx v8, v8, x30 vsetvli x28, x0, e16, m8, tu, mu vssub.vx v8, v8, x30 vsetvli x28, x0, e32, mf2, tu, mu vssub.vx v8, v8, x30 vsetvli x28, x0, e32, m1, tu, mu vssub.vx v8, v8, x30 vsetvli x28, x0, e32, m2, tu, mu vssub.vx v8, v8, x30 vsetvli x28, x0, e32, m4, tu, mu vssub.vx v8, v8, x30 vsetvli x28, x0, e32, m8, tu, mu vssub.vx v8, v8, x30 vsetvli x28, x0, e64, m1, tu, mu vssub.vx v8, v8, x30 vsetvli x28, x0, e64, m2, tu, mu vssub.vx v8, v8, x30 vsetvli x28, x0, e64, m4, tu, mu vssub.vx v8, v8, x30 vsetvli x28, x0, e64, m8, tu, mu vssub.vx v8, v8, x30 vsetvli x28, x0, e8, mf2, tu, mu vwaddu.wv v8, v16, v24 vsetvli x28, x0, e8, mf4, tu, mu vwaddu.wv v8, v16, v24 vsetvli x28, x0, e8, mf8, tu, mu vwaddu.wv v8, v16, v24 vsetvli x28, x0, e8, m1, tu, mu vwaddu.wv v8, v16, v24 vsetvli x28, x0, e8, m2, tu, mu vwaddu.wv v8, v16, v24 vsetvli x28, x0, e8, m4, tu, mu vwaddu.wv v8, v16, v24 vsetvli x28, x0, e16, mf2, tu, mu vwaddu.wv v8, v16, v24 vsetvli x28, x0, e16, mf4, tu, mu vwaddu.wv v8, v16, v24 vsetvli x28, x0, e16, m1, tu, mu vwaddu.wv v8, v16, v24 vsetvli x28, x0, e16, m2, tu, mu vwaddu.wv v8, v16, v24 vsetvli x28, x0, e16, m4, tu, mu vwaddu.wv v8, v16, v24 vsetvli x28, x0, e32, mf2, tu, mu vwaddu.wv v8, v16, v24 vsetvli x28, x0, e32, m1, tu, mu vwaddu.wv v8, v16, v24 vsetvli x28, x0, e32, m2, tu, mu vwaddu.wv v8, v16, v24 vsetvli x28, x0, e32, m4, tu, mu vwaddu.wv v8, v16, v24 vsetvli x28, x0, e8, mf2, tu, mu vwaddu.wx v8, v16, x30 vsetvli x28, x0, e8, mf4, tu, mu vwaddu.wx v8, v16, x30 vsetvli x28, x0, e8, mf8, tu, mu vwaddu.wx v8, v16, x30 vsetvli x28, x0, e8, m1, tu, mu vwaddu.wx v8, v16, x30 vsetvli x28, x0, e8, m2, tu, mu vwaddu.wx v8, v16, x30 vsetvli x28, x0, e8, m4, tu, mu vwaddu.wx v8, v16, x30 vsetvli x28, x0, e16, mf2, tu, mu vwaddu.wx v8, v16, x30 vsetvli x28, x0, e16, mf4, tu, mu vwaddu.wx v8, v16, x30 vsetvli x28, x0, e16, m1, tu, mu vwaddu.wx v8, v16, x30 vsetvli x28, x0, e16, m2, tu, mu vwaddu.wx v8, v16, x30 vsetvli x28, x0, e16, m4, tu, mu vwaddu.wx v8, v16, x30 vsetvli x28, x0, e32, mf2, tu, mu vwaddu.wx v8, v16, x30 vsetvli x28, x0, e32, m1, tu, mu vwaddu.wx v8, v16, x30 vsetvli x28, x0, e32, m2, tu, mu vwaddu.wx v8, v16, x30 vsetvli x28, x0, e32, m4, tu, mu vwaddu.wx v8, v16, x30 vsetvli x28, x0, e8, mf2, tu, mu vwadd.wv v8, v16, v24 vsetvli x28, x0, e8, mf4, tu, mu vwadd.wv v8, v16, v24 vsetvli x28, x0, e8, mf8, tu, mu vwadd.wv v8, v16, v24 vsetvli x28, x0, e8, m1, tu, mu vwadd.wv v8, v16, v24 vsetvli x28, x0, e8, m2, tu, mu vwadd.wv v8, v16, v24 vsetvli x28, x0, e8, m4, tu, mu vwadd.wv v8, v16, v24 vsetvli x28, x0, e16, mf2, tu, mu vwadd.wv v8, v16, v24 vsetvli x28, x0, e16, mf4, tu, mu vwadd.wv v8, v16, v24 vsetvli x28, x0, e16, m1, tu, mu vwadd.wv v8, v16, v24 vsetvli x28, x0, e16, m2, tu, mu vwadd.wv v8, v16, v24 vsetvli x28, x0, e16, m4, tu, mu vwadd.wv v8, v16, v24 vsetvli x28, x0, e32, mf2, tu, mu vwadd.wv v8, v16, v24 vsetvli x28, x0, e32, m1, tu, mu vwadd.wv v8, v16, v24 vsetvli x28, x0, e32, m2, tu, mu vwadd.wv v8, v16, v24 vsetvli x28, x0, e32, m4, tu, mu vwadd.wv v8, v16, v24 vsetvli x28, x0, e8, mf2, tu, mu vwadd.wx v8, v16, x30 vsetvli x28, x0, e8, mf4, tu, mu vwadd.wx v8, v16, x30 vsetvli x28, x0, e8, mf8, tu, mu vwadd.wx v8, v16, x30 vsetvli x28, x0, e8, m1, tu, mu vwadd.wx v8, v16, x30 vsetvli x28, x0, e8, m2, tu, mu vwadd.wx v8, v16, x30 vsetvli x28, x0, e8, m4, tu, mu vwadd.wx v8, v16, x30 vsetvli x28, x0, e16, mf2, tu, mu vwadd.wx v8, v16, x30 vsetvli x28, x0, e16, mf4, tu, mu vwadd.wx v8, v16, x30 vsetvli x28, x0, e16, m1, tu, mu vwadd.wx v8, v16, x30 vsetvli x28, x0, e16, m2, tu, mu vwadd.wx v8, v16, x30 vsetvli x28, x0, e16, m4, tu, mu vwadd.wx v8, v16, x30 vsetvli x28, x0, e32, mf2, tu, mu vwadd.wx v8, v16, x30 vsetvli x28, x0, e32, m1, tu, mu vwadd.wx v8, v16, x30 vsetvli x28, x0, e32, m2, tu, mu vwadd.wx v8, v16, x30 vsetvli x28, x0, e32, m4, tu, mu vwadd.wx v8, v16, x30 vsetvli x28, x0, e8, mf2, tu, mu vwsubu.wv v8, v16, v24 vsetvli x28, x0, e8, mf4, tu, mu vwsubu.wv v8, v16, v24 vsetvli x28, x0, e8, mf8, tu, mu vwsubu.wv v8, v16, v24 vsetvli x28, x0, e8, m1, tu, mu vwsubu.wv v8, v16, v24 vsetvli x28, x0, e8, m2, tu, mu vwsubu.wv v8, v16, v24 vsetvli x28, x0, e8, m4, tu, mu vwsubu.wv v8, v16, v24 vsetvli x28, x0, e16, mf2, tu, mu vwsubu.wv v8, v16, v24 vsetvli x28, x0, e16, mf4, tu, mu vwsubu.wv v8, v16, v24 vsetvli x28, x0, e16, m1, tu, mu vwsubu.wv v8, v16, v24 vsetvli x28, x0, e16, m2, tu, mu vwsubu.wv v8, v16, v24 vsetvli x28, x0, e16, m4, tu, mu vwsubu.wv v8, v16, v24 vsetvli x28, x0, e32, mf2, tu, mu vwsubu.wv v8, v16, v24 vsetvli x28, x0, e32, m1, tu, mu vwsubu.wv v8, v16, v24 vsetvli x28, x0, e32, m2, tu, mu vwsubu.wv v8, v16, v24 vsetvli x28, x0, e32, m4, tu, mu vwsubu.wv v8, v16, v24 vsetvli x28, x0, e8, mf2, tu, mu vwsubu.wx v8, v16, x30 vsetvli x28, x0, e8, mf4, tu, mu vwsubu.wx v8, v16, x30 vsetvli x28, x0, e8, mf8, tu, mu vwsubu.wx v8, v16, x30 vsetvli x28, x0, e8, m1, tu, mu vwsubu.wx v8, v16, x30 vsetvli x28, x0, e8, m2, tu, mu vwsubu.wx v8, v16, x30 vsetvli x28, x0, e8, m4, tu, mu vwsubu.wx v8, v16, x30 vsetvli x28, x0, e16, mf2, tu, mu vwsubu.wx v8, v16, x30 vsetvli x28, x0, e16, mf4, tu, mu vwsubu.wx v8, v16, x30 vsetvli x28, x0, e16, m1, tu, mu vwsubu.wx v8, v16, x30 vsetvli x28, x0, e16, m2, tu, mu vwsubu.wx v8, v16, x30 vsetvli x28, x0, e16, m4, tu, mu vwsubu.wx v8, v16, x30 vsetvli x28, x0, e32, mf2, tu, mu vwsubu.wx v8, v16, x30 vsetvli x28, x0, e32, m1, tu, mu vwsubu.wx v8, v16, x30 vsetvli x28, x0, e32, m2, tu, mu vwsubu.wx v8, v16, x30 vsetvli x28, x0, e32, m4, tu, mu vwsubu.wx v8, v16, x30 vsetvli x28, x0, e8, mf2, tu, mu vwsub.wv v8, v16, v24 vsetvli x28, x0, e8, mf4, tu, mu vwsub.wv v8, v16, v24 vsetvli x28, x0, e8, mf8, tu, mu vwsub.wv v8, v16, v24 vsetvli x28, x0, e8, m1, tu, mu vwsub.wv v8, v16, v24 vsetvli x28, x0, e8, m2, tu, mu vwsub.wv v8, v16, v24 vsetvli x28, x0, e8, m4, tu, mu vwsub.wv v8, v16, v24 vsetvli x28, x0, e16, mf2, tu, mu vwsub.wv v8, v16, v24 vsetvli x28, x0, e16, mf4, tu, mu vwsub.wv v8, v16, v24 vsetvli x28, x0, e16, m1, tu, mu vwsub.wv v8, v16, v24 vsetvli x28, x0, e16, m2, tu, mu vwsub.wv v8, v16, v24 vsetvli x28, x0, e16, m4, tu, mu vwsub.wv v8, v16, v24 vsetvli x28, x0, e32, mf2, tu, mu vwsub.wv v8, v16, v24 vsetvli x28, x0, e32, m1, tu, mu vwsub.wv v8, v16, v24 vsetvli x28, x0, e32, m2, tu, mu vwsub.wv v8, v16, v24 vsetvli x28, x0, e32, m4, tu, mu vwsub.wv v8, v16, v24 vsetvli x28, x0, e8, mf2, tu, mu vwsub.wx v8, v16, x30 vsetvli x28, x0, e8, mf4, tu, mu vwsub.wx v8, v16, x30 vsetvli x28, x0, e8, mf8, tu, mu vwsub.wx v8, v16, x30 vsetvli x28, x0, e8, m1, tu, mu vwsub.wx v8, v16, x30 vsetvli x28, x0, e8, m2, tu, mu vwsub.wx v8, v16, x30 vsetvli x28, x0, e8, m4, tu, mu vwsub.wx v8, v16, x30 vsetvli x28, x0, e16, mf2, tu, mu vwsub.wx v8, v16, x30 vsetvli x28, x0, e16, mf4, tu, mu vwsub.wx v8, v16, x30 vsetvli x28, x0, e16, m1, tu, mu vwsub.wx v8, v16, x30 vsetvli x28, x0, e16, m2, tu, mu vwsub.wx v8, v16, x30 vsetvli x28, x0, e16, m4, tu, mu vwsub.wx v8, v16, x30 vsetvli x28, x0, e32, mf2, tu, mu vwsub.wx v8, v16, x30 vsetvli x28, x0, e32, m1, tu, mu vwsub.wx v8, v16, x30 vsetvli x28, x0, e32, m2, tu, mu vwsub.wx v8, v16, x30 vsetvli x28, x0, e32, m4, tu, mu vwsub.wx v8, v16, x30 # CHECK: Resources: # CHECK-NEXT: [0] - SMX60_FP:1 # CHECK-NEXT: [1] - SMX60_IEU:2 SMX60_IEUA, SMX60_IEUB # CHECK-NEXT: [2] - SMX60_IEUA:1 # CHECK-NEXT: [3] - SMX60_IEUB:1 # CHECK-NEXT: [4] - SMX60_LS:2 # CHECK-NEXT: [5] - SMX60_VFP:1 # CHECK-NEXT: [6] - SMX60_VIEU:1 # CHECK-NEXT: [7] - SMX60_VLS:1 # CHECK: Instruction Info: # CHECK-NEXT: [1]: #uOps # CHECK-NEXT: [2]: Latency # CHECK-NEXT: [3]: RThroughput # CHECK-NEXT: [4]: MayLoad # CHECK-NEXT: [5]: MayStore # CHECK-NEXT: [6]: HasSideEffects (U) # CHECK-NEXT: [7]: Bypass Latency # CHECK-NEXT: [8]: Resources ( | [] | [,